Progettazione e valutazione di una configurazione avanzata per il Burn-in di chip automotive = Design and Evaluation of an Advanced Setup for Burn-In of Automotive chips

Il continuo sviluppo, nel mondo automotive, dei System-On-Chip rende fondamentale la realizzazione di test affidabili e automatizzati in grado di collaudare i vari blocchi che compongono questi sistemi. L’obiettivo di questo lavoro di tesi è incentrato sulla messa a punto di una postazione di test in grado di emulare dei test di Burn-In su un System-On-Chip impiegato in ambito automotive. Ciò viene realizzato adoperando un tester performante che, con l’ausilio dei molteplici core a sua disposizione, rende possibile effettuare in parallelo la trasmissione di pattern di test e la verifica online dell’output del Device Under Test. L’approccio proposto include una prima fase in cui il sistema viene portato nella modalità di test di burn-in, per mezzo di una sequenza inviata alla sua interfaccia jtag con la tecnica del Boundary Scan, che permette di testare un’unica catena di scan del DUT costituita da tutti i Flip-flop del System-On-Chip; la seconda fase dell’applicazione valuta l’integrità della catena di scan del dispositivo, mentre un terzo step prevede di utilizzare un core per trasmettere dei pattern di test per un certo periodo di tempo, e un secondo core per verificare la ricezione della risposta attesa mediante un algoritmo di compattazione MISR. A seguito dei test effettuati con questa metodologia è stata implementata un’ulteriore funzionalità per permettere al DUT di entrare in modalità Transition Delay per il test di otto catene di scan in parallelo. I test, effettuati su SoCs funzionanti e difettosi, non hanno evidenziato errori con i pattern utilizzati in questo lavoro; tuttavia è possibile utilizzare nuovi pattern che abbiano una maggiore copertura e infine callaudare il sistema nelle due modalità di test realizzate.