Esplorazione di architetture per computazione in memoria per circuiti ibridi basati su CMOS e tecnologie emergenti. = Exploration of logic-in-memory architectures for hybrid CMOS/Emerging Technologies circuits.

Michele Bianco

Rel. Marco Vacca, Maurizio Zamboni, Mariagrazia Graziano. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2020

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (2MB) | Preview

Archive (ZIP) (Documenti_allegati) - Altro
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (37kB)

Abstract:	Exploration of hybrid CMOS-MTJ-PNML logic-in-memory architectures
Relatori:	Marco Vacca, Maurizio Zamboni, Mariagrazia Graziano
Anno accademico:	2020/21
Tipo di pubblicazione:	Elettronica
Numero di pagine:	111
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/16774

Modifica (riservato agli operatori)