A Hardware Dynamic Information Flow Tracking Architecture for Low-level Security on a RISC-V Core

Christian Palmiero

A Hardware Dynamic Information Flow Tracking Architecture for Low-level Security on a RISC-V Core.

Rel. Luciano Lavagno. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2018

Abstract:	Implementation of a hardware dynamic information flow tracking (DIFT) architecture on a RISC-V core in order to detect and stop memory corruption attack patterns, such as buffer overflows and format strings.
Relatori:	Luciano Lavagno
Anno accademico:	2017/18
Tipo di pubblicazione:	Elettronica
Numero di pagine:	76
Informazioni aggiuntive:	Tesi secretata. Full text non presente
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Ente in cotutela:	EURECOM - Telecom Paris Tech (FRANCIA)
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/7575

Modifica (riservato agli operatori)