polito.it
Politecnico di Torino (logo)

Design and characterization of Variable Latency adders for floating-point arithmetic units

Leonardo Pedone

Design and characterization of Variable Latency adders for floating-point arithmetic units.

Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2018

[img]
Preview
PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (4MB) | Preview
Abstract:

Studio di architetture a latenza variabile per unità floating-point.

Relatori: Maurizio Martina
Anno accademico: 2017/18
Tipo di pubblicazione: Elettronica
Numero di pagine: 79
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: NON SPECIFICATO
URI: http://webthesis.biblio.polito.it/id/eprint/7439
Modifica (riservato agli operatori) Modifica (riservato agli operatori)