 
 
 
 Gianluca Graziadei
TSN scheduling algorithm for real-time applications in a heterogeneous network IEEE 802.1Qbv time-aware shaper scheduling algorithm for optimising the estimated end-to-end quality of service to guarantee real-time applications in a heterogeneous network.
Rel. Stefano Scanzio, Gianluca Cena, Gabriele Formis. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2024
| 
 | PDF (Tesi_di_laurea)
 - Tesi Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (5MB) | Preview | 
| Abstract: | Il Time Sensitive Networking (TSN) assolve la necessità di applicazioni in tempo reale, concentrandosi sull'Industrial Internet of Things (IIoT), definendo una rete sincrona deterministica a bassa latenza. Il gruppo di lavoro IEEE 802.1Qbv definisce le linee guida per sviluppare un Time-Aware Shaper (TAS) per garantire Time Division Multiple Access (TDMA) per diverse richieste time-critical. Partendo dallo stato dell'arte, in cui la classe di traffico TSN è limitata a una rete locale omogenea, questo lavoro mira a sviluppare uno scheduler TAS per supportare reti eterogenee con interfacce dalle caratteristiche variabili, come la larghezza di banda e il ritardo di propagazione. Questa tesi tratta lo scheduling del data plane come un problema di ottimizzazione. Produce due modelli concettuali, rispettivamente un modello ILP e uno euristico, per massimizzare il numero di richieste accettate e il determinismo della rete e minimizzare la latenza. L'obiettivo è raggiunto stimando il jitter e la latenza di ciascuna trasmissione critica in termini di tempo. Per supportare la specifica di una rete eterogenea, questo lavoro implementa matrici di trasformazione per risolvere i problemi di divisione dello spazio e del tempo, e un modello di trasmissione inspirato ad una pipeline per mitigare l'effetto del ritardo di propagazione elevato di una rete di trasporto. I modelli concettuali sono validati con simulazione di uno scenario ipotetico in cui una richiesta attraversa sia interfacce WiFi che una rete di trasporto. | 
|---|---|
| Relatori: | Stefano Scanzio, Gianluca Cena, Gabriele Formis | 
| Anno accademico: | 2023/24 | 
| Tipo di pubblicazione: | Elettronica | 
| Numero di pagine: | 121 | 
| Soggetti: | |
| Corso di laurea: | Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering) | 
| Classe di laurea: | Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA | 
| Ente in cotutela: | UNIVERSIDAD POLITECNICA DE CATALUNYA - FIB (SPAGNA) | 
| Aziende collaboratrici: | Universitat Politècnica de Catalunya | 
| URI: | http://webthesis.biblio.polito.it/id/eprint/31745 | 
|  | Modifica (riservato agli operatori) | 
 
      

 Licenza Creative Commons - Attribuzione 3.0 Italia
Licenza Creative Commons - Attribuzione 3.0 Italia