polito.it
Politecnico di Torino (logo)

Innovativa architettura System-on-Chip multiprocessore per l'elaborazione di pacchetti ad alte prestazioni = Innovative Multiprocessor System-on-Chip architecture for High Performance Packet Processing

Licheng Xie

Innovativa architettura System-on-Chip multiprocessore per l'elaborazione di pacchetti ad alte prestazioni = Innovative Multiprocessor System-on-Chip architecture for High Performance Packet Processing.

Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2022

[img] PDF (Tesi_di_laurea) - Tesi
Accesso riservato a: Solo utenti staff fino al 28 Ottobre 2025 (data di embargo).
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (2MB)
Abstract:

Nell’era dell’informazione, la rete svolge un ruolo fondamentale nell’ambito della comuni??cazione. Fornisce un modo per collegare il mondo. Soprattutto per Internet of Things (l’IoT), i dispositivi sono collegati tra loro all’interno della rete. L’elaborazione dei pacchetti ad alte prestazioni consente di gestire la rete, classificando i pacchetti per dare priorit`a al traffico.. La scoperta del ML (Machine learning) offre la possibilit`a di classificare i pacchetti. Tut??tavia, per ottenere un’elaborazione in tempo reale e un’elevata accuratezza, sono necessarie elevate prestazioni di inferenza. All’interno delle apparecchiature di rete, l’architettura della CPU deve essere ben progettata per soddisfare i requisiti. Il team di Huawei Datacom intende proporre la progettazione di un System on Chip (SoC) di rete di prossima generazione con CPU ARM, ottimizzando le prestazioni di inferenza con il modello di rete neurale convoluzionale (CNN) gi`a addestrato: ShuffleNetV2. Le prestazioni sono misurate con lo strumento linux kernel perf o con un benchmark embedded. Inoltre, il firewall `e una funzionalit`a necessaria delle apparecchiature di rete per filtrare i pacchetti.

Relatori: Carlo Ricciardi
Anno accademico: 2022/23
Tipo di pubblicazione: Elettronica
Numero di pagine: 35
Soggetti:
Corso di laurea: Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: Huawei Technologies France S.A.S.U
URI: http://webthesis.biblio.polito.it/id/eprint/24808
Modifica (riservato agli operatori) Modifica (riservato agli operatori)