Digital Equalizer Design

La domanda e l’accesso ai dati aumentano di giorno in giorno. Per tenere il passo, i moderni sistemi di comunicazione hanno un throughput elevato. Tuttavia, questo si compensa con un’elevata perdita di canale che diventa un fattore limitante che determina la qualità del collegamento. Ciò rende la necessità di equalizzatori ancora più critica per migliorare la qualità del segnale ricevuto e recuperare il più possibile il suo stato originale. Gli equalizzatori analogici sono stati finora ampiamente utilizzati e l’implementazione preferita. Ma quando si raggiungono velocità di trasmissione dati molto elevate, la loro implementazione diventa molto affamata di energia e complessa. Quindi la nuova tendenza è quella di implementare equalizzatori digitali posti sul lato ricevitore per una più facile adattabilità. Questo lavoro presenta un semplice modello di simulazione in Python per alcuni blocchi di equalizzazione del circuito. Vengono studiate interessanti tecniche di progettazione per equalizzatori digitali ad alta velocità. Infine, viene presentata l’implementazione RTL di entrambi i blocchi FIR e DFE, la loro verifica e la loro sintesi.