polito.it
Politecnico di Torino (logo)

Analisi di sicurezza e metodi di deprogettazione per circuiti integrati = Security analysis and reverse engineering methods for integrated circuits

Antonio Zappone

Analisi di sicurezza e metodi di deprogettazione per circuiti integrati = Security analysis and reverse engineering methods for integrated circuits.

Rel. Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2022

Abstract:

La deprogettazione dei circuiti integrati è storicamente motivata dall'analisi della concorrenza e dai reclami per violazione di brevetto. Nonostante tali propositi siano ancora tra i più diffusi in questo campo, attualmente c'è una crescente domanda di attività legate alle analisi di sicurezza. Le attività comprendono hacking di meccanismi di protezione di informazioni sensibili interne, certificazione di algoritmi di crittografia implementati in hardware ed infine l'identificazione di Hardware Trojans. La Tesi esamina il flusso di deprogettazione dettagliato in ogni sua fase, ponendo particolare attenzione agli Hardware Trojans ed alle tecniche che consentono di rilevarli. Si trattano inoltre i diversi metodi utili a rendere meno conveniente in termini di tempo e denaro una analisi del circuito finalizzata all'estrazione di informazioni progettuali o dati sensibili. L'obbiettivo del lavoro è lo svolgimento dell'analisi di sicurezza di un chip attraverso la deprogettazione e l'applicazione di una metodologia brute force sui pin dell'interfaccia di comunicazione al fine di verificare la sicurezza dello scambio di informazioni con il chip master. In particolare, quest'ultima attività ha permesso il raggiungimento di risultati parziali che necessitano di un ulteriore approfondimento tramite tecniche di deprogettazione.

Relatori: Guido Masera
Anno accademico: 2021/22
Tipo di pubblicazione: Elettronica
Numero di pagine: 137
Informazioni aggiuntive: Tesi secretata. Fulltext non presente
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: EEng SA
URI: http://webthesis.biblio.polito.it/id/eprint/23483
Modifica (riservato agli operatori) Modifica (riservato agli operatori)