CDC, RDC & Iniezione della Metastabilità = CDC, RDC & Metastability Injection

La verifica digitale svolge un ruolo fondamentale nella produzione di un dispositivo ed ha lo scopo di garantire prodotti di qualità al momento del loro tape-out. Diventa necessario rendere la verifica digitale più efficiente per poter ridurre il tempo di immissione nel mercato ed aumentare l’affidabilità di quello che è stato prodotto. Uno dei fattori principali che porta all’aumento della complessità di un design è l’incremento del numero di domini di clock e reset presenti in un sistema. L’incremento è spinto dallo scopo di ottenere un’ottimizzazione della potenza dinamica, dall’esigenza di integrare più interfacce di I/O e dal continuo crescere della complessità della logica integrata. Il lavoro di tesi ha come scopo l’integrare nella fase di verifica digitale un’ulteriore metodologia di analisi: il flusso “CDC, RDC ed Iniezione della Metastabilità”. Tale flusso ha il compito di validare tutti i percorsi di Clock-Domain-Crossing e di Reset-Domain-Crossing, di assicurare che le strutture di sincronizzazione siano implementate in modo corretto e verificare che quest’ultime non causino problemi funzionali. L’obiettivo dell’attività di tesi verte dunque sullo studio e progettazione di un nuovo flusso di verifica strutturale e funzionale che consenta di contrastare, sin dai primi stadi di produzione di un design, le problematiche dovute alla presenza di Clock-Domain-Crossing e Reset-Domain-Crossing. In un flusso di progettazione standard è necessario attendere la fase di verifica post-Layout per poter riscontrare problematiche CDC-RDC, ma con l’introduzione di tale flusso di analisi diventa possibile rilevare tali problematiche sin dalle prime versioni del codice RTL, dunque ancor prima di eseguire gli stadi di produzione di Sintesi, Place&Route e relative verifiche. Tale metodologia introduce una validazione della robustezza funzionale del design attraverso l’iniezione della metastabilità/glitches durante l’utilizzo della verifica formale e funzionale con simulazioni dinamiche. Diventa possibile validare la robustezza del design nell’occorrenza di problematiche CDC-RDC, valutarne l’impatto sulle funzionalità e verificare che l’introduzione di strutture di sincronizzazione non causino errori funzionali. La validazione di tale flusso è stata effettuata su un prodotto di una famiglia di dispositivi MEMS, in collaborazione con la STMicroelectronics, su cui sono state identificate criticità e progettate relative soluzioni. L’attività di tesi è caratterizzata dai seguenti punti: •??Studio dell'architettura digitale e della struttura di clock e reset di un dispositivo MEMS. •??Studio delle strutture di sincronizzazione per trasferimento dati/segnali e reset. •??Studio dello stato dell'arte degli strumenti di verifica ed analisi strutturale CDC ed RDC. •??Studio della verifica formale e della verifica funzionale con simulazioni dinamiche. •??Progettazione ed applicazione del flusso di verifica CDC e RDC ad un dispositivo MEMS. •??Analisi dei risultati ottenuti dall’applicazione del flusso. •??Applicazione dell'iniezione della metastabilità in verifica formale ed in verifica funzionale con simulazioni dinamiche. •??Applicazione dell'iniezione di glitches in verifica funzionale con simulazioni dinamiche. •??Analisi dei risultati ottenuti dall’applicazione dell’iniezione della metastabilità e glitches. •??Progettazione di possibili miglioramenti per irrobustire il design in analisi.