Extending scope of CPU MMU verification

Poiché i circuiti elettronici sono diventati sempre più complessi nel corso degli anni a causa della maggiore funzionalità dei prodotti, è più cruciale che mai verificare funzionalmente tali circuiti. Una verifica funzionale completa è importante per il successo di un progetto di progettazione di semiconduttori per soddisfare i vincoli di time-to-market mantenendo bassi i costi e alta la correttezza funzionale del circuito. Una volta che la specifica di un prodotto è stata decisa dall'architettura, il progettista implementa la specifica in Hardware Description Language come Verilog, VHDL, ecc. La progettazione implementata in Hardware Description Language viene verificata funzionalmente con l'aiuto di un UVM/SystemVerilog-based ambiente testbench nella simulazione per garantire che le specifiche siano soddisfatte dalla progettazione e ridurre al minimo i bug riscontrati in un chip di test e nel prodotto finale in cui il costo, lo sforzo e il tempo per trovare il bug aumentano in modo esponenziale. D'ora in poi, è molto essenziale garantire che il design sia verificato funzionalmente e soddisfi le sue specifiche a livello di RTL. Pertanto, questa tesi nasce dalla necessità di verificare funzionalmente la Virtual Memory System Architecture (VMSA) per i processori ARM di nuova generazione estendendo l'ambito del testbench di verifica della Memory Management Unit (MMU) esistente. La maggior parte delle moderne architetture di processori utilizza VMSA come un'astrazione della memoria fisica per eseguire i programmi in modo indipendente e isolato l'uno dall'altro, tuttavia, ciò comporta un sovraccarico delle prestazioni per trasformare l'indirizzo virtuale in indirizzo fisico. Per ridurre al minimo il sovraccarico delle prestazioni, VMSA utilizza strutture di traduzione gerarchiche come il Translation Lookaside Buffer (TLB) multilivello per archiviare le richieste precedenti e ridurre il tempo di accesso. Il banco di prova esistente supporta la verifica di MMU che comprende blocchi digitali necessari per recuperare e memorizzare nella cache traduzioni (L2TLB) dalla memoria principale. Tuttavia, altri blocchi (come L1TLB (specifico del richiedente), logica di segnalazione guasti, logica di controllo e registri di sistema) necessari per coprire specifica ARM VMSA completa sono al di fuori dell'ambito del banco di prova esistente, tuttavia, sono coperti livello superiore (processore) testbench che impiega tempo esponenzialmente più lungo per simulare e sottoporre a stress test il progetto per trovare potenziali problemi. Pertanto, questa tesi si concentra sull'inclusione di quei blocchi digitali aggiuntivi nell'ambito del banco di prova esistente (livello MMU TB) per verificare funzionalmente specifiche ARM VMSA complete e ridurre minimo il tempo per trovare potenziali problemi all'interno Device Under Test (DUT) previsto.