3D Sequential integration for high density sensing applications

L’integrazione sequenziale 3D (3DSI) è un metodo di stratificazione per implementare circuiti altamente miniaturizzati. La legge More Than Moore considera la 3DSI come un buon candidato per futuri miglioramenti dell’integrazione eterogenea. In effetti, siccome l’allineamento litografico può essere realizzato in 3DSI, una maggiore densità di contatto 3D può essere ottenuta rispetto ad altre tecnologie 3D. Questa riduzione di area può essere d’aiuto nello sviluppo di pixels miniaturizzati. Una soluzione è costruire un array di fotodiodi sullo strato inferiore e implementare un layer analogico sullo strato superiore, così da interfacciare il segnale. Ogni pixel miniaturizzato controlla un fotodiodo. Al fine di costruire un imager CMOS, è necessario sviluppare uno switch FDSOI analogico in PMOS, così da minimizzare le correnti di perdita. La scelta di FDSOI-transistor si basa sull’abilità del SOI di essere trasferito e allineato dalla litografia. Il design dei transistor richiede di guadagnare esperienza sia nella centratura della tensione di soglia che nella minimizzazione delle correnti di perdita in regime di accumulazione. Per la parte della centratura della Vth, la sfida principale è stata comprendere i meccanismi fisici che spiegano perché i dati sperimentali non corrispondono con le simulazioni TCAD. Per quanto riguarda la parte di minimizzazione delle correnti di perdita, l’obbiettivo è stato capire i meccanismi legati alle degradazione di perdita, come il fenomeno di perdite del drain indotto dal gate. Perciò, ottimizzazioni del protocollo sperimentale sono state svolte in modo da misurare correnti dei fempto-ampere. Infine, un’analisi tecnologica split è stata implementata e paragonata ai primi risultati ottenuti in condizioni non ottimizzate. L’ottimizzazione dei parametri di processo è possibile attraverso uno studio sperimentale. Esso richiede comunque una buona comprensione del fenomeno fisico.