Design of the frontend for LEN5, a RISC-V Out-of-Order processor
Marco Andorno
Design of the frontend for LEN5, a RISC-V Out-of-Order processor.
Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (4MB) | Preview |
![[thumbnail of Documenti_allegati]](https://webthesis.biblio.polito.it/style/images/fileicons/application_zip.png "Documenti_allegati")
|
Archive (ZIP) (Documenti_allegati)
- Altro
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (26kB) |
Abstract
Progetto di un core RISC-V out-of-order
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
