Design of the frontend for LEN5, a RISC-V Out-of-Order processor

Marco Andorno

Design of the frontend for LEN5, a RISC-V Out-of-Order processor.

Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (4MB) | Preview

Archive (ZIP) (Documenti_allegati) - Altro
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (26kB)

Abstract:	Progetto di un core RISC-V out-of-order
Relatori:	Maurizio Martina
Anno accademico:	2019/20
Tipo di pubblicazione:	Elettronica
Numero di pagine:	101
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/13198

Modifica (riservato agli operatori)