VLSI architecture of a Multiple-Error-Correction Polar-Codes decoder

Nicola Antonio Travaglini

VLSI architecture of a Multiple-Error-Correction Polar-Codes decoder.

Rel. Maurizio Martina, Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (13MB) | Preview

Abstract:
Relatori:	Maurizio Martina, Guido Masera
Anno accademico:	2018/19
Tipo di pubblicazione:	Elettronica
Numero di pagine:	81
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/11028

Modifica (riservato agli operatori)