VLSI architecture of a Multiple-Error-Correction Polar-Codes decoder
Nicola Antonio Travaglini
VLSI architecture of a Multiple-Error-Correction Polar-Codes decoder.
Rel. Maurizio Martina, Guido Masera. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019
|
Preview |
PDF (Tesi_di_laurea)
- Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives. Download (13MB) | Preview |
Relatori
Tipo di pubblicazione
URI
 |
Modifica (riservato agli operatori) |
