Questa tesi si è proposta di adattare un circuito per reti neurali nel campo del compressed Sensing. E' stato scelto un promettente circuito basato su una matrice di memristori per il calcolo del prodotto scalare in analogico, ripensato per l'uso con il CS. Ciò ha portato ad un approfondimento nel campo dei memristori, con la scelta conseguente di un modello di memristore basato su TaO e pronto per la simulazione in LTSpice. Si è eseguito uno studio su tale modello per verificarne il funzionamento e trovarne il modo più efficace di programmazione e lettura. Ne è seguita l'inclusione del memristor nel circuito proposto.