polito.it
Politecnico di Torino (logo)

Study and development of a new Fault Simulator for the new generation of European FPGA

Alessandro Di Chiara

Study and development of a new Fault Simulator for the new generation of European FPGA.

Rel. Luca Sterpone. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering), 2017

Abstract:

Development of a new Fault Simulator for the New Generation of European FPGA

Relatori: Luca Sterpone
Anno accademico: 2017/18
Tipo di pubblicazione: Elettronica
Numero di pagine: 64
Informazioni aggiuntive: Tesi secretata. Full text non presente
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Informatica (Computer Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-32 - INGEGNERIA INFORMATICA
Aziende collaboratrici: NON SPECIFICATO
URI: http://webthesis.biblio.polito.it/id/eprint/6612
Modifica (riservato agli operatori) Modifica (riservato agli operatori)