polito.it
Politecnico di Torino (logo)

Progetto di un generatore di clock per circuiti in tecnologia pNML = Clock generator design for pNML technology circuits

Stefano Pala

Progetto di un generatore di clock per circuiti in tecnologia pNML = Clock generator design for pNML technology circuits.

Rel. Maurizio Zamboni, Fabrizio Riente, Mariagrazia Graziano, Marco Vacca. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021

[img]
Preview
PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (8MB) | Preview
Abstract:

Nell'ultimo decennio, le porte porte logiche basate sulla tecnologia nanomagnetic logic (NML) e perpendicular nanomagnetic logic (pNML) hanno iniziato a farsi strada nei moderni chip integrati, questo tipo di porte logiche è basato sull'accoppiamento magnetico, anziché sul trasferimento di carica come i classici dispositivi basati su transistore; per questa ragione, è necessario un meccanismo di sincronia che utilizzi l'accoppiamento magnetico per temporizzare le porte logiche pNML ed NML e sono già stati presentati studi di induttori on-chip con film ferromagnetici per tale scopo. Questi dimostrano che utilizzando materiali ferromagnetici ad alta permeabilità magnetica, è possibile ottenere dissipazioni di densità di potenza minori di 3 W/cm^2 a 50 MHz. In particolare, induttori on-chip costruiti con CoZrTa, NiFe e Supermalloy (SPy), come materiali ferromagnetici, sono tutt'ora in fase di ricerca e sviluppo. In questa tesi, viene presentata la simulazione di un induttore on-chip con film ferromagnetico, eseguita su COMSOL; nel quale il dispositivo è testato in tre differenti casi, con tre differenti materiali ferromagnetici: CoZrTa, NiFe ed SPy. L'analisi del sistema è eseguita in regime stazionario e nel dominio della frequenza tra 1 MHz e 300 MHz, in quest'ultimo caso c'è la necessità di valutare, al variare della frequenza: resistenza, induttanza, dissipazioni di densità di potenza e distribuzione del campo magnetico nella regione di calcolo delle porte logiche. In seguito, usando Matlab è stato creato un modello matematico di progetto per stimare la distribuzione di campo magnetico, considerando tre parametri indipendenti: permeabilità magnetica, distanza tra i fili e corrente attraverso l'induttore. Infine, è stato sviluppato e testato su LTSpice, un driver dual-rail push-pull capace di pilotare l'induttore. I risultati dimostrano che è possibile sviluppare induttori capaci di dissipare densità di potenza minori di 5 W/cm^2 a 300 MHz e ottenere alte efficienze. Il modello matematico del campo magnetico in regime stazionario è stato capace di stimare la distribuzione del campo nella regione di calcolo delle porte logiche, conoscendo i tre parametri in ingresso. Il driver dual-rail push-pull ha permesso di generare il campo magnetico attraverso l'induttore e di conseguenza di sincronizzare le porte logiche. In conclusione, le equazioni del driver valutano i rapporti di aspetto dei transistor e le resistenze di polarizzazione del driver anche se il carico cambia.

Relatori: Maurizio Zamboni, Fabrizio Riente, Mariagrazia Graziano, Marco Vacca
Anno accademico: 2021/22
Tipo di pubblicazione: Elettronica
Numero di pagine: 152
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: Politecnico di Torino
URI: http://webthesis.biblio.polito.it/id/eprint/20454
Modifica (riservato agli operatori) Modifica (riservato agli operatori)