polito.it
Politecnico di Torino (logo)

Design and Implementation of efficient low power Hardware accelerators for Deep Learning Neural Networks

Erik Anzalone

Design and Implementation of efficient low power Hardware accelerators for Deep Learning Neural Networks.

Rel. Guido Masera, Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

[img]
Preview
PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (8MB) | Preview
[img] Archive (ZIP) (Documenti_allegati) - Altro
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (1MB)
Abstract:

Design and Implementation of efficient low power Hardware accelerators for Deep Learning Neural Networks

Relatori: Guido Masera, Maurizio Martina
Anno accademico: 2018/19
Tipo di pubblicazione: Elettronica
Numero di pagine: 103
Soggetti:
Corso di laurea: Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea: Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Aziende collaboratrici: NON SPECIFICATO
URI: http://webthesis.biblio.polito.it/id/eprint/10980
Modifica (riservato agli operatori) Modifica (riservato agli operatori)