Sviluppo e valutazione di un tester Burn-In basato su architettura programmabile = Development and evaluation of a Burn-In tester based on programmable architecture

Questa tesi magistrale del corso di Laurea in Ingegneria Informatica del Politecnico di Torino da me redatta , ha come titolo: "Sviluppo e valutazione di un tester Burn-In basato su architettura programmabile". La tesi verte sullo sviluppo di un tester, cioè uno strumento atto ad eseguire un test che è un processo mirato ad identificare difetti interni ad un prodotto. I difetti possono essere presenti sia all'atto del test oppure insorgere sotto condizioni di sforzo prolungato o anche in condizioni ambientali estreme. Oggigiorno fare test è diventato di vitale importanza, sopratutto per motivi economici. Infatti dagli anni '90, nonostante il costo per transistor sia sceso, il costo per testare il singolo transistor è aumentato. A ciò si aggiunge una maggiore complessità dei dispositivi che, sempre più frequentemente, coinvolgono un numero maggiore di chip a bordo. Altro motivo dell'importanza del condurre test va ricercata nella possibilità di validare chip e dispositivi: ciò riduce al minimo la possibilità di fallimento in un contesto operativo, evitando di mettere a repentaglio sistemi più complessi. L'approcio adottato per testare i chip è quello della scan chain. Il circuito da testare è stato creato in modo tale che sia possibile inserire all'interno dei flip-flop dei valori conosciuti. Ciò avviene tramite un'operazione di shifting di pattern che forzano i flip-flop del circuito a un valore predeterminato, segue uno stimolo per la logica combinatoria, in modo tale che questa faccia evolvere lo stato del sistema. Infine tramite una nuova operazione di shifting vengono estratti i valori dei flip-flop e confrontati con l'output atteso. L'obiettivo del lavoro di tesi è stato quello di implementare un tester Burn-In, partendo da un codice scritto per una scheda SPC58XXADPT292S, effettuarne la migrazione all'interno della Zynq UltraScale+ MPSoC ZCU104, realizzando un opportuno design hardware in modo da sfruttare la presenza di una FPGA (Field Programmable Gate Array) a bordo della Zynq UltraScale+ MPSoC ZCU104. Il software creato è stato in seguito esteso per permettere l'esecuzione di pattern prelevati da una SD card, in modo da ampliare il pool di pattern disponibili sul tester, e l'introduzione di una CLI (Command Line Interface). Durante lo sviluppo sono stati utilizzati i seguenti software: - Vivado 2019.2 : software per la progettazione del design hardware - Xilinx Vitis IDE 2019.2 : ambienti di sviluppo integrato per la scrittura di software in C - Visual Studio Code : ambienti di sviluppo integrato usato per la scrittura di programmi in Python Per la valutazione del corretto funzionamento del tester è stato utilizzato anche un oscilloscopio digitale. Il lavoro si è concluso con la verifica del funzionamento del tester con il chip SPC58.