Design of a Low Cost Single Gate Planar Junctionless Transistor over FD-SOI Wafer

Arian Nowbahari

Design of a Low Cost Single Gate Planar Junctionless Transistor over FD-SOI Wafer.

Rel. Matteo Cocuzza. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2019

Preview

PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.
Download (10MB) | Preview

Abstract:
Relatori:	Matteo Cocuzza
Anno accademico:	2019/20
Tipo di pubblicazione:	Elettronica
Numero di pagine:	122
Soggetti:
Corso di laurea:	Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering)
Classe di laurea:	Nuovo ordinamento > Laurea magistrale > LM-29 - INGEGNERIA ELETTRONICA
Ente in cotutela:	University of South-Eastern Norway (NORVEGIA)
Aziende collaboratrici:	NON SPECIFICATO
URI:	http://webthesis.biblio.polito.it/id/eprint/12543

Modifica (riservato agli operatori)