Sarra Sfar
DESIGN OF ANALOG BLOCKS FOR AN X-RAY ROIC: DIGITAL TO ANALOG CONVERTER & BANDGAP REFERENCE.
Rel. Carlo Ricciardi, Davide Bucci. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2021
Abstract: |
Questo progetto di tesi di master consiste nella progettazione di un DAC a bassa impedenza e basso rumore a 10 bit e di un circuito di riferimento bandgap in tecnologia TSMC 0,152 µm con una tensione di alimentazione di 3,3 V come parte di un chip ROIC sviluppato da Advanced Silicon per applicazioni mediche a raggi X. Il DAC mostra un range dinamico di 2 V per il caso d'uso principale, l'iniezione di offset, e un range dinamico di 600 mV per i test interni. È composto da un'architettura ladder invertita con una risoluzione di 7 bit per il ladder grossolano e 3 bit per i ladder fini, un regolatore lineare per generare le due tensioni di riferimento per il DAC e due decoder per comandare la matrice di commutazione del DAC. Il progetto del DAC dopo l'analisi Monte Carlo è caratterizzato da un consumo massimo di corrente di 559 µA nel caso di utilizzo a 2 V e di 927 µA nel caso di utilizzo a 600 mV, un rumore RMS massimo in uscita di 7,94 µV in [10, 50M] Hz a 40 °C, una resistenza massima in uscita di 1.4 KΩ, un TC massimo di 1.73 LSB16bits/K e un PSRR minimo di 54 dB considerando la sua connessione con il blocco successivo. Mostra un INL peggiore di 0,68 LSB e 0,67 LSB nel caso di utilizzo a 2 V e 600 mV rispettivamente, e un DNL peggiore di 0,43 LSB e 0,37 LSB nel caso di utilizzo a 2 V e 600 mV rispettivamente. Occupa un'area di 118 x 777 µm². Le prestazioni ottenute soddisfano le specifiche stabilite dal cliente. Il circuito di riferimento di bandgap è composto da un traslatore di livello convenzionale e da un riferimento PTAT sintonizzabile auto-biastificato compensato da un riferimento CTAT. Genera una tensione di uscita di 1,24 V con una variazione massima di 4,6 mV nel range di temperatura [-30, 85] °C. È caratterizzato da un consumo massimo di corrente di 8,7 µA, un rumore di uscita massimo di 55 µV in [1K, 10M] Hz a 40 °C e un DC PSRR minimo di 68 dB con un'area di layout di 99 x 878 µm². Queste prestazioni sono valutate dopo 200 esecuzioni di simulazioni Monte Carlo variando il processo e il mismatch. |
---|---|
Relators: | Carlo Ricciardi, Davide Bucci |
Academic year: | 2021/22 |
Publication type: | Electronic |
Number of Pages: | 57 |
Additional Information: | Tesi secretata. Fulltext non presente |
Subjects: | |
Corso di laurea: | Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict) |
Classe di laurea: | New organization > Master science > LM-29 - ELECTRONIC ENGINEERING |
Aziende collaboratrici: | Advanced Silicon |
URI: | http://webthesis.biblio.polito.it/id/eprint/20396 |
Modify record (reserved for operators) |