polito.it
Politecnico di Torino (logo)

Design of acquisition path for IoT applications: ADC

Mohamed Khalil Bouchoucha

Design of acquisition path for IoT applications: ADC.

Rel. Carlo Ricciardi. Politecnico di Torino, Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict), 2020

[img]
Preview
PDF (Tesi_di_laurea) - Tesi
Licenza: Creative Commons Attribution Non-commercial No Derivatives.

Download (1MB) | Preview
Abstract:

Questa tesi di laurea riguarda la progettazione di un convertitore analogico-digitale ADC basato su tecnologia TSMC 22 nm ULL (Ultra Low Leakage), dedicata alle applicazioni IoT. Il contesto generale di questo progetto è sostituire l’ADC realizzato esternamente nel banco di prova di Dolphin per collegare 16 diversi sensori alla nuova IP, lanciata dalla societ`a francese. SAR è l’architettura più adeguata alle specifiche richieste, ad esempio, ha una risoluzione a 12 bit, una frequenza di campionamento media tra 1 e 2 MS / s e un ultra basso consumo energetico - raggiungendo meno di 400 nW per conversione. In oltre è considerata una delle architetture pi`u avanzate in termini di figure di merito FoM con 0.2 FJ / C-S FoMw e 194 DB FoMs. I principali elementi costitutivi del circuito selezionato sono un DAC, un comparatore e un blocco logico. Un efficiente schema di commutazione controllato dall’unità logica consente di utilizzare questo circuito per convertire entrambi i segnali dei sensori single ended e differenziali senza l’utilizzo di un preamplificatore aggiuntivo. L’architettura comune si basa su un comparatore dinamico a latch ad alta sensibilità che consuma solo 117.64 nW. Il DAC si basa su un circuito capacitivo differenziale formato dalla combinazione di array C- 2C a 3 bit per gli LSB e di condensatori binary wigthed a 9-bit per gli MSB. E ci`o crea le tensioni di soglia successive VDD/2^i con consumi estremamente ridotti rispetto ai circuiti attualmente disponibili. Il convertitore progettato si adatta alle specifiche richieste dalle applicazioni IoT fornendo dati a 12 bit a 1,4 MS / s. Il design prelayout consuma meno di 400 nW avvicinandosi alle prestazioni standard con il suo 0.2 fj / C-S FoMw e 194 dB FoMs.

Relators: Carlo Ricciardi
Academic year: 2020/21
Publication type: Electronic
Number of Pages: 19
Subjects:
Corso di laurea: Corso di laurea magistrale in Nanotechnologies For Icts (Nanotecnologie Per Le Ict)
Classe di laurea: New organization > Master science > LM-29 - ELECTRONIC ENGINEERING
Aziende collaboratrici: UNSPECIFIED
URI: http://webthesis.biblio.polito.it/id/eprint/16015
Modify record (reserved for operators) Modify record (reserved for operators)