 | Up a level |
Baldo Martino.
Progettazione di un ambiente di verifica digitale UVM SystemVerilog per un Protocollo Seriale custom = Design of an UVM SystemVerilog Digital Verification Environment for a custom Serial Protocol.
Rel. Maurizio Martina. Politecnico di Torino, Corso di laurea magistrale in Ingegneria Elettronica (Electronic Engineering), 2021
Eccetto ove diversamente specificato, i contenuti di questo sito sono rilasciati sotto 
Licenza Creative Commons - Attribuzione 3.0 Italia.
Powered by Eprints 3 - customization and management by Politecnico di Torino.
