POLITECNICO DI TORINO

Corso di Laurea Magistrale
in Ingegneria Elettrica

Tesi di Laurea Magistrale

Caricabatteria on-board per veicoli elettrici

Relatori

Prof. Bojoi Iustin Radu

Prof. Eric Armando

Candidato

Matteo Gregorio

A.A.2017/2018

Sommario

1 Obiettivi e struttura della tesi 4

2 Introduzione 5

2.1 Aspetti generali 5

2.1.1 Comportamento in ricarica 8

2.2 Specifiche richieste 11

3 Strutture di conversione 12

3.1 Strutture proposte 12

3.1.1 Front end AC/DC 12
3.1.2 Struttura DC/DC 16

3.2 Struttura scelta 17

4 Analisi teorica 18

4.1 Boost PFC interleaved 18

4.1.1 Boost 18
4.1.2 Boost interleaved 20
4.1.3 PFC 22
4.1.4 Funzionamento DCM 24

4.2 Convertitore LLC 28

4.2.1 Ipotesi FHA 31
4.2.2 Analisi circuitale 34
4.2.3 Procedura di progettazione 42
4.2.4 Progetto dei componenti 46
4.2.5 Tecniche di controllo 51

4.3 Convertitore PS 54

4.3.1 Analisi circuitale 54
4.3.2 Commutazione ZVS 57
4.3.3 Funzionamento in DCM 59
4.3.4 Controllo 61

5 Simulazione al computer 62

5.1 Boost PFC interleaved 62
5.2 Convertitore LLC 67

5.2.1 Modello approssimato lineare 70
5.2.2 Modello con look-up table 73
5.2.3 Modello inverso 75
5.2.4 Risposta con ripple sulla tensione in ingresso 79

5.3 Convertitore PS 81
5.4 Caricabatteria completo 83

6 Programmazione microcontrollore 87

6.1 STM32F303RE 87

6.1.1 GPIO 90
6.1.2 Timer 90
6.1.3 Convertitore ADC 93
6.1.4 DAC 95

6.2 Implementazione codice 96
6.3 STM32F446RE 105

7 Validazione sperimentale 107

7.1 Boost 108
7.2 Boost interleaved 111
7.3 Boost interleaved PFC 113

8 Conclusioni 116

9 Appendici 117

9.1 Appendice I 117
9.2 Appendice II 121
1.1 Appendice III 124
9.3 Appendice IV 129

10 Bibliografia 135

Ringraziamenti.....136

1 Obiettivi e struttura della tesi

L'obiettivo di questo lavoro è lo studio, la progettazione e la realizzazione di un prototipo per un caricabatteria on-board monofase di un veicolo elettrico ibrido. La tesi è svolta in collaborazione con il centro interdipartimentale Power Electronics Innovation Center (PEIC) e con l'azienda Vishay Semiconductors Italy.
Nell'elaborato sono descritti i passaggi da me svolti durante l'esecuzione della tesi, per questo motivo è diviso in otto capitoli:

1. Obiettivo della tesi: per comprendere e rendere chiaro lo scopo dell'elaborato.
2. Introduzione e definizione delle specifiche: per determinare i vincoli di progetto dovuti all'applicazione caricabatteria e dalle specifiche del committente.
3. Analisi delle strutture: ricerca bibliografica delle soluzioni esistenti rappresentanti lo stato dell'arte e conseguente soluzione adottata.
4. Studio teorico: definizione delle tre componenti principali e presentazione della trattazione teorica necessaria per affrontare la progettazione e controllo.
5. Simulazione al computer: per avere una prima validazione dei risultati ottenuti, verificare le condizioni di funzionamento e l'efficacia della strategia di controllo.
6. Scelta e programmazione microcontrollore: per implementare il codice di controllo e coordinarne le periferiche interne.
7. Validazione sperimentale: verifica del codice di controllo del microcontrollore mediante simulatore real time e hardware-in-the-loop (HIL).
8. Conclusione: presentazione dei risultati ottenuti e confronto con gli obiettivi prefissati alla partenza.

La progettazione di un convertitore richiede tempo e risorse, ed è quindi il risultato del lavoro di molte persone. Così è stato anche per questo progetto, tuttavia in ciascuna delle tre fasi (ricerca, progettazione e verifica sperimentale) ho contribuito con il mio lavoro personale. Ho dedicato gran parte del tempo allo studio delle pubblicazioni scientifiche per comprendere quale siano le soluzioni allo stato dell'arte e capire la teoria alla base di ciascuno stadio del convertitore. Ho destinato altrettanto tempo allo stadio LLC, studiano e verificando in prima personale le equazioni che ne regolano il funzionamento e il suo dimensionamento. Successivamente ho rivolto l'attenzione all'aspetto "controllistico", verificando tramite simulazioni al computer alcune soluzioni presentate per tutti i tre convertitori, anche se nuovamente in particolar modo per lo stadio LLC. In ultimo ho indirizzato il mio lavoro sul microcontrollore e sulla programmazione delle periferiche interne.

Negli ultimi anni la crescente complessità dei sistemi software e hardware, la necessità di ridurre il time to market (il tempo che intercorre tra l'inizio della progettazione e la produzione del componente), e la ricerca di sistemi che permettano lo sviluppo del prodotto a bassi costi, ha portato alla definizione della HIL (hardware-in-the-loop simulation). È una tecnica che permette di validare la strategia di controllo adottata interfacciando i componenti hardware reali con un simulatore real-time che si occupa di emulare il comportamento del sistema fisico. Attraverso tale procedura è stato possibile validare il controllo dello stadio PFC del caricabatteria.

2 Introduzione

Negli ultimi anni risulta sempre più evidente quanto la società sia dipendente dall'uso di batterie. Tutti i dispositivi elettronici portatili hanno al loro interno almeno un accumulatore che ne permette il funzionamento. Allo stesso tempo l'affacciarsi al mondo del mercato dei veicoli elettrici e ibridi (PHEV) e dei sistemi di stoccaggio di energia elettrica associata alla produzione di energia rinnovabile, ha spostato l'attenzione della comunità scientifica, e in particolar modo dei produttori, verso i caricabatteria. Da piccoli oggetti tascabili, con limitato ingombro, peso, costo e vita, si sta migrando a componenti per cui tutte queste caratteristiche per ovvi motivi variano. Caricatori da decine di Kilowatt sono ormai diventati una necessità, e il trend di crescita non si è ancora arrestato, assistendo ad una corsa alla crescita delle potenze. Si è passato dal vedere il caricabatteria come un semplice accessorio e di limitata importanza, ad un componente di rilevanza strategica.
Dovendo far fronte ad elevate tensioni e potenze di ricarica è necessario usare componenti adeguati per cui le dimensioni, peso e costo non sono per nulla trascurabili nel progetto globale. A causa delle alte corrente che devono erogare, l'efficienza gioca un ruolo chiave e l'investimento necessario per migliorarne il rendimento diventa proficuo.
Inoltre prendendo in considerazione l'applicazione automotive, cioè veicoli elettrici ed ibridi, tali limiti vengono stressati maggiormente, in un mondo in cui l'ingombro, peso e costo sono già in partenza i vincoli più importanti.
In questo panorama la conversione statica gioca un ruolo fondamentale e di protagonista assoluta.

2.1 Aspetti generali

Il caricabatteria è il componente che si occupa dei trasferimenti di energia tra rete e sistema di accumulo. Al suo interno possono esserci più convertitori in cascata con compiti diversi. Per questo motivo, in base alle tipologie di funzioni che può svolgere, è possibile fare una classificazioine:

a) *Caricabatteria unidirezionale o bidirezionale:* è riferito alla capacità di permettere trasferimenti di potenza in uno solo dei sensi oppure in entrambi I versi. Per avere un caricatore bidirezionale tutti gli stadi devono essere a loro volta bidirezionali, viceversa se anche solo uno è unidirezionale si potrà trasferire energia solo dalla rete alla batteria. La struttura a due versi permette di realizzare il V2G, cioè permettere al gestore della rete di distribuzione di utilizzare l'accumulatore per mantenere la stabilità della rete, oppure al propietario di utilizzare l'energia immagazzinata per alimentare altri apparecchi elettrici. Tuttavia la soluzione bidirezionale ha un costo maggiore dovuto all'utilizzo di strutture bidirezionali che necessitano di un numero maggiore di componenti.



Fig. 2.1: Schema dei flussi di potenza di un caricatore bidirezionale (freccia bidirezionale rossa) oppure unidirezionale (freccia nera).

b) *Caricabatteria isolato o non isolato:* permette di isolare galvanicamente la sorgente dalle batterie. Si realizza inserendo un trasformatore alta frequenza per ridurre al minimo gli ingombri. Con questa soluzione si ha una maggior grado di sicurezza in caso di guasti, è obbligatorio infatti per I sistemi di ricarica ad alta potenza. Necessità però di almeno due stadi: un convertitore AC/AC e in uscita un raddrizzatore AC/DC.



Fig. 2.2: Schema di principio di un caricabatteria isolato. Al suo interno sono presenti i due stadi connessi tramite un trasformatore alta frequenza che assicura l'isolamento galvanico.

c) *Caricabatteria per ricarica conduttiva o induttiva:* Il principio di funzionamento della ricarica induttiva è molto simile a quello del caricabatteria isolato rappresentato in Fig. 2.2. In questo caso però l'accoppiamente tra primario e secondario del trasformatore non è realizzato su un circuito stampato o su nucleo ferromagnetico, ma bensì in aria sfruttando l'accoppiamento magnetico tra due bobine. Così facendo si ottiene intrinsecamente l'isolamento galvanico e il trasformatore e il ricevitore possono essere posizionati su parti fisicamente separate ma adiacenti. Il vantaggio è legato alla mancanza del collegamento fisico, ed è possibile quindi realizzare una ricarica con un veicolo in movimento. I principali svantaggi sono il maggior costo e la minor efficienza.



Fig. 2.3: Schema da blocchi di un caricabatteria per ricarica induttiva.

d) *Caricabatteria on-board o off-board:* Questa classificazione riguarda la posizione del caricatore, nel caso di utilizzo per veicoli elettrici. Si definisce on-board se è presente a bordo del veico. É utilizzata soprattutto per ricariche a basse tensioni e potenze in quanto facilmente integrabile all'interno della vettura. Per potenze superiori (ad esempio ricarica modo 4) si preferisce un caricatore esterno per via del peso, ingombro e perdite. In quest'ultimo caso al veicolo è fornita una tensione compatibile con quella di batteria e si deve occupare solo dei sistemi di protezione.



Fig. 2.4: Schema a blocchi di un caricabatteria on-board. Il caricatore è presente a bordo veicolo insieme alla batteria.

e) Standard di connessione alla rete: In base alla velocità con cui si vuole ricaricare un veicolo elettrico è necessario utilizzare livelli di potenza diversi. Per avere un riferimento di connessione alla rete e uniformare i caricatori, sono stati standardizzati 4 livelli.

- *MODO 1:* é lo standard di riferimento per la ricarica lenta di veicoli di privati che si riforniscono di energia presso la propria abitazione. Per questo motivo il tempo di ricarica è quantificato in 8-10 ore, pari alla sosta notturna dei veicoli nel box auto. La tensione di alimentazione può essere monofase 220Vrms oppure trifase e il limite sulla potenza massima è di 4kW assorbiti.
- *MODO 2:* é la soluzione intermedia tra il modo1 e modo 3. Permette di collegare I connettori del modo 3 con le sorgenti del modo 1 inserendo un adattore. Le potenze sono basse, simili al modo 1.
- *MODO 3:* è pensato per le ricariche da colonnine pubbliche oppure wall-box privati. Esistono 3 tipi di connettori che sono stati standardizzati ed è necessario installare una colonnina di ricarica dedicata. Le potenze tipiche sono fino a 22kW, anche se è possibile trovare potenze superiori. Esiste un protocollo di comunicazione specifico tra veicolo e colonnina.



Fig. 2.5: Tipi di connettori modo 3. a) Tipo 1, b) Tipo 2, c) Tipo 3a, d) Tipo 3b.[1]

- *MODO 4:* chiamata anche fast charging permette ai veicoli la ricarica in tempi brevi, solitamente meno di un ora. Le potenze sono molto elevate (anche superiori a 65kW) per cui si usa un caricatore esterno che si occupa di raddrizzare la tensione e portarla a valori compatibili a quelli di batteria. Attualmente esistono 4 tipi di connettori in uso per questa modalità come il CHAdeMO e CCS Combo2.



Fig. 2.6: Tipi di connettori modo 4. a) CHAdeMO, b) CCS Combo2 [2].

2.1.1 Comportamento in ricarica

Per poter correttamente dimensionare un sistema di ricarica è necessario conoscere il comportamento del sistema di accumulo a cui è associato.

Un pacco batteria è formato al suo interno da un insieme di componenti elementari chiamati celle. In base alla connessione tra celle è possibile formare un accumulatore con tensione e corrente erogabile, compatibili con l'utilizzatore a cui sono collegate, agendo sulle connessioni serie e/o parallelo.
Esistono molti modelli per simulare il comportamento della cella elettrochimica, tuttavia in prima approssimazione, si può associare ad un generatore di tensione costante con in serie una impedenza (approssimabile ad una resistenza) chiamata impedenza interna.
Durante la scarica la tensione di cella diminuisce fino a raggiungere il suo valore minimo, in corrispondenza del quale viene dichiarata scarica. Per avere una misura di quanta energia è presente in un pacco batterie si usa lo State of Charge (SOC) che viene definito come il rapporto tra la carica rimasta e quella totale. Uno SOC=100% equivale ad avere una batteria carica, mentre SOC=0% significa completamente scarica. Si è soliti definire anche il suo complementare ovvero Depth of Discharge (DOD) che esprime quanta carica è stata prelevata dalla batteria.
Durante il funzionamento in scarica, la tensione sull'accumulatore decresce in funzione dello stato carica (Fig. 2.7).



Fig. 2.7: Profilo di scarica di una cella.

È possibile migliorare la vita utile, quindi aumentare il numero di cicli di carica/scarica, utilizzando solo una parte dell'energia disponibile, in generale l'80%. Perciò la tensione massima e minima di batteria hanno dei valori limitati, come mostrato in Fig. 2.8.



Fig. 2.8: Profilo di scarica di una cella. La curva tratteggiata corrisponde al comportamento totale, DOD=100%, quella continua alla sola parte realmente utilizzata, DOD=80%.

Un esempio, di caratteristiche reali di una cella, è riportata nella tabella seguente. I dati si riferiscono a una cella a polimeri di Litio:

Caratteristiche elettriche	
Capacità nominale	70Ah
Tensione nominale	3.7V
Tensione minima	2.7V
Tensione massima	4.2V
Massima corrente in carica (continuativa)	140A
Massima corrente in scarica (continuativa)	210A
Massima corrente (impulsiva, 10 secondi)	350A
N* cicli per 80% della capacità	2700 @ DOD=100% (2.7-4.2) V 5000 @ DOD=80% (3.3-4.1) V
Impedenza interna	0.53mΩ
Peso	1.50kg
Densità energetica	326Wh/L
Densità di potenza	1652W/L

Tab. 2.1: Caratteristiche elettriche di una cella ai polimeri di Litio in commercio [3]

Nonostante esistano diverse modalità di ricarica, in tutte sono presenti due zone di funzionamento chiamate CC e CV. Nel primo tratto, denominato constant-current (CC), il caricatore fornisce una corrente costante pari alla massima. In questo periodo la tensione di cella cresce e la potenza, essendo il prodotto tra la tensione di cella e la corrente di ricarica, cresce nel

tempo fino a raggiungere il massimo erogabile dal caricabatteria. A questo punto si entra nel secondo tratto, constant-voltage (CV), in cui la tensione di controllo è mantenuta costante e la corrente decresce fortemente. Durante questo intervallo la potenza rimane costante. Per portare la batteria allo stato carica completo si può prevedere un ulteriore tratto in cui la ricarica continua con potenza decrescente. Quando la corrente raggiunge una soglia limite si interrompe il processo ricarica e se ne dichiara la fine.



Fig. 2.9: Profilo di ricarica di una cella Li polimeri. In rosso è indicata la tensione di ricarica, mentre in blu la corrente erogata.

2.2 Specifiche richieste

Le specifiche richieste sono frutto di vincoli normativi e di esigenze del cliente. Il caricabatteria da dimensionare deve essere posizionato a bordo del veicolo, essere raffreddato ad aria o liquido e utilizzare componenti tipici automotive. Non è previsto la funzionalità V2G per cui si ha il flusso di potenza in un solo verso e si possono usare strutture unidirezionali. Per soddisfare I limiti normativi deve essere presente un circuito per garantire l'assorbimento di corrente con fattore di potenza unitario e presentare isolamento galvanico tra ingresso e uscita. Si vuole garantire un funzionamento sia con la rete europea che quella americana/giapponese.

Prendendo in considerazione la classificazione fatta all'inizio del capitolo, la struttura a blocchi del caricatore deve essere come quella mostrata in Fig. 2.10.



Fig. 2.10: Schema a blocchi del caricabatteria da realizzare.

Il riassunto delle specifiche di partenza è elencato nella tabella seguente:

Specifiche di partenza	
Potenza nominale in uscita	3.3kW
Tensione rete UE	$220V_{rms}$/50Hz
Tensione rete USA	$110V_{rms}$/60Hz
Massima tensione batteria	500V
Minima tensione batteria	300V
Collocamento	On-Board
Struttura	Unidirezionale
Raffreddamento	Liquido
Circuito PFC	Sì
Componenti	Automotive
Interfacce di comunicazione	Tipici automotive: CAN, USART

Tab. 2.2: Specifiche richieste al caricabatteria.

3 Strutture di conversione

Definite le specifiche di partenza è stato possibile iniziare la ricerca, tra pubblicazioni scientifiche, delle soluzioni che attualmente rappresentano lo stato dell'arte e di quelle innovative. Tutte le proposte dovranno sottostare alla struttura in Fig. 3.1: inserendo un filtro in ingresso per limitare le correnti di modo comune e ridurre le armoniche, un convertitore AC/DC che si occupa di assorbire una corrente con sfasamento nullo e infine un convertitore DC/DC per regolare la potenza di carico.



Fig. 3.1: Schema a blocchi caricabatteria.

3.1 Strutture proposte

Si analizzano separatamente le due strutture AC/DC e DC/DC.

3.1.1 Front end AC/DC

Attualmente per lo stadio AC/DC esistono svariate soluzioni circuitali presentate in letteratura [4] [5]. Alla base si ha un boost PFC il cui compito è mantenere la corrente assorbita in fase con la tensione di rete e di fornire in uscita una tensione quanto più possibile costante. Essendo una struttura monofase la potenza istantanea non è costante ma presenta un a ondulazione di 2° armonica, perciò la tensione del bus dc-link non potrà essere esente da ripple ma conterrà una oscillazione a 100Hz (o 120Hz).

Nel seguito sono indicate alcune delle strutture principali, indicando sinteticamente i loro pregi e svantaggi.

a) Boost convenzionale

Si utilizza un ponte a diodi per raddrizzare la tensione di rete e in cascata una cella di commutazione boost. È una struttura molto semplice in quanto sono presenti un singolo interruttore comandato, un diodo veloce e 4 diodi lenti che costituiscono il ponte. È utilizzata soprattutto per basse potenze dove è necessario contenere i costi, ma presenta scarse qualità. In uscita il ripple sul condensatore è elevato, è necessaria un'elevata induttanza in ingresso e ha bassa efficienza.



Fig. 3.2: Convertitore AC/DC con boost tradizionale.

b) Bridgeless boost

A differenza della prima configurazione si elimina la necessità del ponte a diodi, come mostrato in Fig. 3.3. Il numero di dispositivi attraversati da corrente diminuisce a beneficio dell'efficienza. Presenta però alcuni svantaggi, tra cui un deterioramento delle EMI e la tensione in ingresso è flottante rispetto al riferimento del convertitore.



Fig. 3.3: Convertitore AC/DC bridgeless.

c) Boost interleaved

È formata da due celle step-up identiche collegate in parallelo. I Mosfet della seconda gamba sono comandati in ritardo di 180° così da avere lo stesso comportamento ma sfasato di un semiperiodo. Nonostante l'utilizzo di una gamba in più, si hanno dei vantaggi sia in efficienza che nelle dimensioni. Il ripple ha una frequenza doppia di quella di commutazione, rendendo così le induttanze e capacità necessarie minori. Inoltre ciascuna gamba è dimensionata per metà della corrente.



Fig. 3.4: Convertitore AC/DC interleaved 2 gambe.

È possibile estendere il concetto a più gambe, ottenendo via via dei miglioramenti perché la corrente viene divisa per il numero di gambe, mentre la frequenza del ripple ne viene moltiplicata. In Fig. 3.5 è mostrato il caso con n=3.



Fig. 3.5: Convertitore AC/DC interleaved a 3 gambe.

d) Phase shifted semi-bridgeless boost

Possiede i vantaggi delle strutture bridgeless e quindi maggior efficienza. È una evoluzione del bridgeless boost in quanto to pensato per risolvere il problema della tensione flottante in ingresso.



Fig. 3.6: Convertitore AC/DC semi-bridgeless.

e) Bridgeless interleaved boost

È composto da una struttura bridgeless e interleaved. In questo modo è possibile combinare i rispettivi pregi e ottenere un convertitore con ottime performance in termini di efficienza, dimensioni ed emissioni. Tuttavia il numero elevato di componenti (4 mosfet e altrettanti diodi veloci) lo rende costoso e adatto in particolar modo per alte potenze (>3kW).



Fig. 3.7: Convertitore AC/DC bridgeless interleaved.

f) Bridgeless interleaved resonant boost

Rispetto alla struttura phase shifted semi-bridgeless i 4 diodi sono di tipo lento. Tuttavia i due mosfet aggiuntivi, con relativi driver high side, rendono il costo elevato. Presenta delle buone caratteristiche in termini di efficienza e ingombro.



Fig. 3.8: Convertitore AC/DC bridgeless interleaved resonant.

g) Boost multilivello

Tutte le strutture precedenti sono a due livelli. L'adozione di una topologia multilivello come quella mostrata in Fig. 3.9 permette di ottenere ottimi risultati in termini di dimensioni, efficienza e frequenza di commutazione. L'aggiunta di componenti ne aumenta il costo e complica il loro controllo.



Fig. 3.9: Convertitore AC/DC multilivello.

Usando come riferimento alcuni dei convertitori sopra elencati è stata costruita una tabella che, in modo qualitativo, mettesse a confronto alcune loro caratteristiche [6]. Dalla sua analisi si può comprendere che attualmente non esiste una scelta univoca, ma bensì in base al tipo di utilizzo e di specifiche ne esiste una ottimale.

TOPOLOGIA PFC BOOST	**Convenzionale**	**Phase shifted semi-bridgeless**	**Interleaved**	**Interleaved bridgeless**	**Bridgeless interleaved resonant**
Potenza nominale	< 1kW	< 3.5kW	< 3.5kW	> 5kW	> 5kW
Emissione EMI	Scadente	Discreta	Discreta	Ottima	Ottima
Ripple nel condensatore	Alto	Medio	Basso	Basso	Basso
Taglia induttore	Alta	Media	Bassa	Bassa	Bassa
Efficienza	Scadente	Ottima	Discreta	Ottima	Discreta
Costo	Basso	Medio	Medio	Alto	Molto alto

Tab. 3.1: Confronto tra topologie circuitali per struttura PFC boost.

3.1.2 Struttura DC/DC

Per il secondo stadio DC/DC isolato esistono due soluzione proposte. Entrambe sono strutture risonanti che permetto di raggiungere la Zero Voltage Switching (ZVS) e arrivare, almeno teoricamente, ad annullare le perdite in commutazione. Così facendo è possibile alzare la frequenza di commutazione con il vantaggio di ridurre le dimensioni di tutti i filtri e del trasformatore alta frequenza, e, di aumentare notevolmente l'efficienza.

a) Phase shift converter

È formato da un ponte a Mosfet che fornisce tensione ad un trasformatore alta frequenza e a sua volta alimenta un ponte a diodi che raddrizza la tensione. Un filtro si occupa di eliminare l'eventuale ripple per renderlo compatibile con la batteria.



Fig. 3.10: Phase shift converter.

b) LLC resonant converter

I componenti elettronici sono gli stessi del circuito PS, ma in questo caso la ZVS è raggiunta con l'inserzione di un condensatore in serie al trasformatore ad alta frequenza. Il nome deriva dai componenti presenti nel circuito risonante, che sono: L (induttanza dispersa trasformatore), L (induttanza magnetizzazione trasformatore), C (condensatore). A causa dei tre elementi reattivi esistono due frequenze di risonanza.



Fig. 3.13.1: LLC resonant converter.

Il convertitore LLC funziona a duty cycle costante e si controlla agendo sulla frequenza di switching. Viceversa il convertitore PS lavora a frequenza di switching costante e si regola variando lo sfasamento tra le due gambe del ponte.

3.2 Struttura scelta

Analizzando tutte le possibili topologie si è scelto di adottare una struttura interleaved a 2 gambe con funzionamento in corrente pulsata come convertitore front end. Rispetto alla conduzione continua (CCM) la corrente pulsata permette di ridurre al minimo le taglie degli induttori e condensatori, ma richiede maggior attenzione sul controllo.

Per lo stadio DC/DC isolato si è preso in considerazione entrambe le tipologie, analizzando sia il PS che LLC.

Decisiva e vincolante è la scelta di utilizzare un unico microcontrollore per gestire il funzionamento di entrambi gli stadi e dei sistemi di comunicazione con gli elementi esterni.



Fig. 3.13.2: Configurazioni adottate: a) PFC+PS, b) PFC+LLC.

4 Analisi teorica

L'obiettivo di questo capitolo è fornire le conoscenze teoriche necessarie per comprendere il funzionamento e dimensionare correttamente tutti i componenti.

4.1 Boost PFC interleaved

Il primo convertitore analizzato è il front end boost PFC. Partendo dalla singola cella step-up, passo per passo si costruisce e analizza sino ad arrivare alla struttura completa. Lo stesso ragionamento verrà proposto durante la programmazione del microcontrollore, in cui inizialmente si procede alla singola gamba comandata in anello aperto, in successione si verifica l'anello di corrente, si passa poi al controllo di entrambe le gambe e infine si chiude l'anello di tensione esterno.

4.1.1 Boost

È una cella step-up che permette di ottenere in uscita una tensione maggiore o al limite uguale a quella in ingresso. Definito il duty cycle D, la relazione ai valori medi che ne esprime il funzionamento è:

$$\frac{V_{out}}{V_{in}} = \frac{1}{1-D} \tag{1}$$

Con D=0 la tensione in uscita è uguale a quella in ingresso, avvicinandosi alla condizione D=1 la tensione in uscita può crescere teoricamente fino a infinito. Nella realtà ciò non può avvenire ed esiste un valore massimo di regolazione. In Fig. 4.1 è mostrato il circuito formato da un interruttore comandato, con relativo diodo veloce che ne permette la commutazione. Inoltre sono presenti un induttanza per assicurare il comportamento induttivo in ingresso e un condensatore per avere un comportamento capacitivo in uscita.



Fig. 4.1: Circuito Boost.

In Fig. 4.2 sono mostrati gli andamenti istantanei delle grandezze elettriche, prendendo in considerazione componenti ideali e tensioni in ingresso e uscita costanti. Il comando dell'interruttore è ottenuto dal confronto di una triangola (con frequenza pari a quella di switching) e il duty-cycle. Tale figura contiene tutte le informazioni necessarie per eseguire un dimensionamento, in quanto ben visibili correnti e tensioni istantanee presenti in tutti i componenti: induttore, interruttore comandato, diodo e condensatore.
La corrente in ingresso, che coincide con quella che attraversa l'induttanza, è composta da un valor medio e un a oscillazione alla frequenza di commutazione.



Fig. 4.2: Forme d'onda caratteristiche.

Il controllo può essere visto come il controllo di un buck in cui la corrente è assorbita. Per mantenere lo stesso schema di controllo, e contemporaneamente la stabilità dell'anello, bisogna invertire il segno della corrente. Il riferimento deve essere negativo e in egual modo la corrente misurata, in quanto la convenzione del buck ha la corrente nell'induttanza in verso opposto. Inoltre nel step-down si controlla l'interruttore high-side, mentre nel boost è l'inverso, per questo motivo si deve usare il complementare del duty-cycle ricavato. Lo schema di controllo è quello presentato in Fig. 4.3.

In catena diretta si aggiunge la tensione in ingresso per eliminare l'effetto del disturbo additivo. La taratura del controllo è molto semplice perché il sistema reale è rappresentato da un polo. Il guadagno proporzionale è utilizzato per determinare la banda passante, mentre il guadagno dell'integrativa per mantenere un margine di banda sufficientemente elevata e garantire la stabilità e lo smorzamento desiderato.

$$\begin{cases} k_p = \omega_b L \\ \frac{k_I}{k_p} \sim \frac{\omega_b}{\sqrt{3}} \end{cases} \tag{2}$$



Fig. 4.3: Schema a blocchi del controllo con anello di corrente.

4.1.2 Boost interleaved

È realizzato con due gambe boost connesse in parallelo. La corrente totale, che viene divisa tra le due vie, vede una resistenza equivalente che è la metà di quella di una singola gamba. È così possibile utilizzare il convertitore per potenze maggiori perché ciascun interruttore è dimensionato per una corrente dimezzata e quindi ottenere una efficienza maggiore.



Fig. 4.4: Schema circuitale boost interleaved.

Si possono raggiungere rilevanti vantaggi, se, anziché comandare i due Mosfet sincronicamente, si inserisce un ritardo pari a metà del periodo di commutazione, ottenuto sfasando una delle due triangola di controllo di 180°. È possibile usare componenti reattivi di taglia minore, con conseguente riduzione delle dimensioni e peso del convertitore, realizzabile per tre effetti combinati:

1. La corrente assorbita presenta un ripple di frequenza doppia rispetto alla singola gamba.
2. Intrinsecamente il valore picco-picco diminuisce di un fattore 2.
3. Esiste un punto di lavoro in cui ripple è identicamente nullo.

In Fig. 4.5 è mostrato tale comportamento. Noto l'andamento dell'ampiezza delle oscillazioni in funzione del punto di lavoro D e preso come riferimento quello con una singola gamba n=1, aumentando il numero di vie, pur mantenendosi la forma a parabola, diminuisce il valore di picco di $\frac{1}{n}$. Inoltre si hanno dei punti in cui il ripple è sempre nullo, con n=2 per D=0.5, e, con n=3 compaiono due punti.



Fig. 4.5: Ampiezza del ripple in funzione del punto di lavoro e del numero di gambe.

Aumentando ulteriormente il numero di gambe si hanno dei vantaggi dovuti alla riduzione della taglia dei componenti reattivi e delle perdite. Si può trarre ulteriore profitto utilizzando

induttori mutuamente accoppiati, così facendo, si ha una diminuzione dell'oscillazione e si rende il convertitore ancora più integrato perché si usa un nucleo magnetico comune. Lo svantaggio, in questo caso, è legato alla progettazione dell'induttore che richiede componenti custom e quindi una attenta analisi.

In Fig. 4.6 sono riportati gli andamenti temporali delle grandezze elettriche. È ben visibile lo sfasamento tra i due comandi q1, q2 e le correnti.

Durante la progettazione si deve verificare che la corrente si divida equamente tra le due gambe, per evitare di utilizzare maggiormente una e nei casi peggiori bruciare i componenti. Per arginare questo problema è possibile ricorrere a due anelli di corrente indipendenti, nel quale ciascun regolatore si occupa di garantire il corretto esercizio. La corrente in uscita al convertitore assume valori diversi in funzione del punto di lavoro, con D≥0.5(Fig.4.6) oppure D<0.5 (Fig.4.7).



Fig. 4.6: Forme d'onda caratteristiche del boost interleaved a 2 gambe con funzionamento a D>0.5.



Fig. 4.7: Corrente in ingresso e uscita al convertitore con D<0.5.

4.1.3 PFC

Il passo successivo prevede l'inserzione in ingresso al boost interleaved del raddrizzatore a diodi e per il controllo l'aggiunta dell'anello di tensione esterno.

Utilizzando come fonte di energia la rete monofase, la potenza istantanea trasferita non è costante ma presenta una oscillazione pari al doppio della frequenza di rete. Per questo motivo la tensione in uscita non può essere costante, ma presenta una ondulazione a 100Hz (nel caso di rete a 50Hz), con ampiezza regolabile in funzione della capacità di uscita. È necessario quindi determinare quale variazione di tensione in ingresso può accettare lo stadio DC-DC successivo e in seguito definire la capacità C_{dc}. Si posiziona, inoltre, un condensatore di piccola taglia C_{in} in uscita al ponte a diodi per creare un percorso alternativo in cui la corrente ad alta frequenza può richiudersi, evitando di sollecitare i diodi e di circolare in rete. L'inserzione di tale capacità introduce alcune limitazioni, infatti la tensione raddrizzata non si annulla in corrispondenza dello zero della tensione di alimentazione. Durante l'intervallo di tempo in cui la tensione raddrizzata è superiore a quella di rete, i diodi del ponte raddrizzatore sono polarizzati inversamente e non conducono. Solamente quando la tensione di rete diventa superiore a quella raddrizzata i diodi riprendono a condurre, innescando un gradino di corrente e con relative oscillazioni legate alle risonanze del circuito formato da induttanza di rete, condensatore C_{in} e induttanze del boost $L_{in1/2}$. Maggiore è la taglia del condensatore C_{in} e maggiore sarà l'intervallo di tempo in cui la corrente assorbita rimane nulla. Per questo è bene cercare di mantenerla più piccola possibile ed evitare di incorrere in risonanze da rendere la tensione raddrizzata eccessivamente distorta.



Fig. 4.8: Circuito PFC.

Il controllo è costituito da due anelli concatenati. Quello interno corrisponde all'anello di corrente studiato precedentemente, e esternamente un anello di tensione che si occupa di

mantenere la tensione in uscita al livello voluto, fornendo all'anello interno il riferimento di corrente.

In Fig. 4.9 è mostrato lo schema a blocchi che rappresenta il boost PFC. Il sistema fisico è nuovamente assimilabile ad un polo con un disturbo additivo dovuto alla corrente assorbita dal carico. Pertanto si utilizza un regolatore PI con guadagno proporzionale tarato per avere la banda voluta e guadagno della parte integrativa per mantenere stabilità e smorzamento voluto. Se per l'anello di corrente si cercava di ottenere la massima frequenza di taglio, per avere maggior banda, per l'anello esterno la banda deve necessariamente essere limitata al di sotto dei 100Hz, nel caso in esame si è utilizzata pari a 15Hz. Infatti, come precedentemente detto, la potenza istantanea non è costante e la tensione in uscita deve oscillare. Se la banda dell'anello fosse elevata, il regolatore cercherebbe di mantenere in uscita una tensione costante e di conseguenza la corrente assorbita non sarebbe più sinusoidale. Il regolatore deve mantenere il valor medio della tensione e allo stesso tempo essere insensibile alla oscillazione di seconda armonica. Una soluzione alternativa è fornire al regolatore una tensione di riferimento che contiene al suo interno l'oscillazione.



Fig. 4.9: Sistema fisico boost PFC.

$$\begin{cases} k_{pv} = \omega_b C \\ \frac{k_{Iv}}{k_{pv}} \sim \frac{\omega_b}{\sqrt{3}} \end{cases} \tag{3}$$

$$I_{out} V_{dc} = \frac{1}{2} \widehat{V_g} \widehat{i_{in}} \tag{4}$$

In Fig. 4.10 è indicato lo schema a blocchi dell'anello di tensione. Per compensare l'effetto del disturbo additivo, e quindi migliorare la risposta dell'anello, si aggiunge in catena diretta una stima della corrente di carico ottenuta come rapporto tra la potenza di ricarica e la tensione di riferimento del bus dc-link. Pur essendo una corrente stimata si ha un buon valore in quanto il processo di carica ha una dinamica estremamente lenta.

Per ottenere il riferimento da fornire all'anello di controllo interno bisogna ricavare la corrente in ingresso, utilizzando un bilancio di potenza e la corrente di uscita (4). Assumendo rendimento unitario, il valore di picco è calcolato da una normalizzazione su metà della tensione di picco in ingresso (che è un valore noto) moltiplicato per il valor medio della tensione in uscita (in questo caso si utilizza il riferimento). Ultimo passaggio è la costruzione del riferimento raddrizzato moltiplicando il valore di picco per la tensione in ingresso normalizzata.



Fig. 4.10: Anello di controllo della tensione.

4.1.4 Funzionamento DCM

Quando la corrente media, erogata da un convertitore, è minore della metà del ripple picco-picco si entra in modalità di funzionamento discontinua, ovvero la corrente erogata si annulla per un intervallo di tempo. La causa è da cercarsi nella struttura, infatti utilizzando delle celle di commutazione unidirezionali in corrente non si potrà mai avere una corrente negativa e per questo motivo è limitata inferiormente ad un valore nullo. Tipicamente si entra in questo funzionamento quando una cella di commutazione unidirezionale lavora a basso carico, ma si può scegliere di lavorare volontariamente sempre in conduzione discontinua con una adeguata progettazione. In DCM (discontinuous conduction mode) una delle due commutazioni è a corrente zero, in quanto già nulla prima della commutazione. Assicurandosi ciò si ha un vantaggio in termini di efficienza, tuttavia presenta una limitazione non trascurabile dovuta alla difficoltà di controllo. Infatti in questa condizione si perde il controllo del valor medio, la corrente non può invertire il segno e si perde parte dell'area utile da integrare. In Fig. 4.11 a) è mostrato il funzionamento in CCM (continuous conduction mode) che è quello analizzato nei precedenti paragrafi. La freccia grigia indica l'istante in cui si ha il valore medio delle due correnti e in corrispondenza del quale bisogna campionarle. In Fig. 4.10 b) si ha il comportamento in DCM in cui è ben evidente l'intervallo con corrente nulla e la differenza tra valore campionato (freccia grigia) e il valore medio reale.

Mediante un campionamento continuo delle correnti è possibile ricavare la media mobile e pertanto il valore medio reale. È necessario però campionare con alta frequenza ed eseguire i calcoli in modo veloce, per cui è preferibile una scheda FPGA.



Fig. 4.11: Confronto tra boost interleaved a) funzionamento CCM, b) funzionamento DCM.

Per la progettazione del caricabatteria si decide di optare per la soluzione DCM perché permette di avere una commutazione soft, di poter aumentare la frequenza di commutazione, diminuire notevolmente le dimensioni del convertitore perché si riduce la taglia delle induttanze necessarie e limitare le emissioni EMI.

Per ovviare al problema del controllo è stata proposta una soluzione la cui analisi teorica è di seguito proposta.
L'idea alla base della trattazione è di compensare la perdita di parte della tensione da integrare, elaborando una formulazione matematica per determinare il contributo della perdita sul duty cyle normalmente calcolato. Il duty cyle vero di lavoro sarà quindi la differenza tra il duty ideale e quello dovuto alla perdita di area.

Si definisce il d il duty cycle del mosfet high side e d_q il duty relativo a quello low side. Avendo un funzionamento complementare è possibile scrivere l'equazione (5) in quanto è presente solo d_q:

$$d_q = 1 - d \tag{5}$$

Si definisce il coefficiente correttivo secondo l'equazione (6). Δ_1 è la parte di periodo in cui la corrente dell'induttanza si scarica sul condensatore in uscita, mentre Δ_2 è il rimanete, ovvero quando è nulla (Fig. 4.12):

$$k_{cor} = d_q + \Delta_1 \tag{6}$$

La somma dei tre intervalli di tempo è unitaria e compone il periodo di switching:

$$d_q + \Delta_1 + \Delta_2 = 1 \tag{7}$$

Mantenendo inalterata la logica di campionamento, cioè in corrispondenza del vertice basso della triangola di controllo, continua a valere la relazione (8). È bene sottolineare che a differenza del funzionamento in CCM in cui campionando sia sul vertice alto o basso si ottiene sempre il valor medio, in DCM campionare sul vertice basso corrisponde a misurare metà del ripple picco-picco, mentre se si campiona sul vertice alto si ottiene un valore privo di significato in quanto è presente il tratto a corrente nulla.

$$i_{in_{sampl}} = \frac{\widehat{i_{in}}}{2} \tag{8}$$

La corrente media nel periodo è pari a metà dell'area sottesa alla curva divisa per il periodo stesso:

$$i_{in_{avg}} = \frac{1}{T_{sw}}\int_0^{T_{sw}} i_{in}(t)dt = \frac{1}{2}(AreaTriangolo)\frac{1}{T_{sw}} = \frac{1}{2}\widehat{i_{in}}\frac{(d_q+\Delta_1)T_{sw}}{T_{sw}} = \frac{1}{2}\left(d_q + \Delta_1\right)\widehat{i_{in}} \tag{9}$$

Sostituendo (8) in (9) è possibile trovare la relazione tra corrente campionata e media.

$$i_{in_{avg}} = i_{in_{sampl}}\left(d_q + \Delta_1\right) = k_{cor} i_{in_{sampl}} \tag{10}$$

Essendo in DCM il valore massimo corrisponde alla variazione picco-picco del ripple:

$$\widehat{i_{in}} = \Delta i_{in_{pk-pk}} \tag{11}$$

Il ripple picco-picco si può esprimere come integrale della tensione sull'induttanza, sia nell'intervallo in cui q=1 che q=0. Avendo tensioni in ingresso e uscita costanti, è possibile scrivere le equazioni:

$$\begin{cases} \Delta i_{in_{pk-pk}} = \frac{v_{in} d_q T_{sw}}{L} \\ \Delta i_{in_{pk-pk}} = \frac{(V_{out} - V_{in})\Delta_1 T_{sw}}{L} \end{cases} \tag{12}$$

Eguagliando le due equazioni indicate in (12) è possibile ricavare il coefficiente correttivo in funzione di grandezze note, quali duty d_q, tensione in ingresso V_{in} e tensione in uscita V_{out}.

$$k_{cor} = d_q + \Delta_1 = \frac{d_q V_{out}}{V_{out} - V_{in}} \tag{13}$$

La tensione media sull'interruttore è la differenza tra la tensione media che si avrebbe in CCM è l'area mancante dovuta al funzionamento DCM:

$$\bar{v}_a = V_{out}\left(1 - d_q\right) - (V_{out} - V_{in})\Delta_2 \tag{14}$$

Il duty cycle è il rapporto tra la tensione media sull'interruttore e la tensione di uscita, per questo motivo, normalizzando (14) su V_{out} si ricava l'espressione utile al calcolo di d_q.

$$d_q = 1 - \left[\frac{\bar{v}_a}{V_{out}} + \frac{V_{out} - V_{in}}{V_{out}}(1 - k_{cor})\right] \tag{15}$$

In Fig. 4.12 sono mostrate le forme d'onda tipiche durante il funzionamento in DCM. La tensione istantanea sull'interruttore è a tre livelli: 0 quando chiuso, V_{out} quando aperto e corrente positiva, infine V_{in} nel periodo di tempo in cui è aperto ma con corrente nulla. In quest'ultimo intervallo la tensione sull'induttanza è nulla, di conseguenza ai capi dell'induttore è applicata la

tensione in ingresso e il diodo si trova inversamente polarizzato per cui entra in interdizione. Per la stessa motivazione la tensione sull'induttanza presenta anche tre livelli: 0 , V_{in}, V_{in}-V_{out}.



Fig. 4.12: Forme d'onda caratteristiche funzionamento DCM. L'area evidenziata è la parte mancante rispetto al funzionamento in CCM.

Dall'analisi di (6) è possibile determinare il range di valore che può assumere K_{cor}. Il minimo si ha con fattore di correzione nullo e il massimo è pari a 1.

$$0 \leq k_{cor} \leq 1 \tag{16}$$

Da (10) si evince che la trattazione non perde di validità passando dal funzionamento DCM a CCM, in quanto il k_{cor} in questo caso diventa unitario e la corrente media è pari a quella campionata.

$$\begin{cases} 0 \leq k_{cor} < 1 , & DCM \\ k_{cor} = 1 , & CCM \end{cases} \tag{17}$$

Lo schema di controllo della cella step-up diventa quello mostrato in Fig. 4.13, in cui si aggiunge la correzione della corrente misurata e sul duty in catena diretta. La presenza di un loop algebrico, vedi (13) e (15), fa sì che per il calcolo del k_{cor} si utilizzi il duty del passo precedente, introducendo un ritardo.



Fig. 4.13: Anello controllo corrente per la cella step-up.

Avendo scelto di implementare un PFC in CCM non è possibile utilizzare due induttori accoppiati in quanto le correnti sarebbero diverse. Pertanto si scelgono due induttori disaccoppiati.

Nonostante questa scelta porti ad avere un elevato ripple, continua ad essere una soluzione vantaggiosa in quanto potendo aumentare la frequenza di commutazione risulta molto più facile filtrare le grandezze con componenti di bassa taglia.

Una soluzione interessante, ma non analizzata in questa trattazione, è portare il PFC al limite della conduzione discontinua così da ottenere una riduzione dell'ampiezza delle oscillazioni poiché diminuisce il valore di picco. Tuttavia presenta alcuni svantaggi determinanti. Il principale è la frequenza di commutazione fortemente variabile, forzando il turn-on ogni volta che la corrente si annulla e in corrispondenza dello zero della tensione in ingresso si raggiungono frequenze che arrivano ai MHz, per poi ridursi in corrispondenza del massimo. Per poter realizzarlo è quindi necessario ricorrere a FPGA che riescono ad avere un controllo istantaneo della corrente.

4.2 Convertitore LLC

Il convertitore LLC è una struttura risonante che grazie all'oscillazione innescata tra i suoi componenti riesce a garantire, durante il funzionamento, una commutazione con tensione zero. La ZVS è possibile poiché la tensione ai capi di ciascun interruttore è nulla nel momento in cui deve commutare, limitando così le perdite per commutazione. Inoltre questa topologia permettere di usare vantaggiosamente un trasformatore HF e realizzare un isolamento galvanico tra ingresso e uscita. In Fig. 4.14 è mostrato il circuito del convertitore. Come si vedrà dettagliatamente nel seguito, si ottiene una versione ottimizzata se il progetto del trasformatore alta frequenza riesce a soddisfare i requisiti richiesti su L_m e L_d, evitando così di aggiungere ulteriori componenti esterni.



Fig. 4.14: Convertitore LLC, sono evidenziati i componenti del trasformatore.

In prima approssimazione, per capire il funzionamento del circuito, si trascura il rapporto spire del trasformatore e si assume tensione in uscita costante. Essendo un circuito con numerosi componenti non lineari, per svolgere una accurata analisi, bisogna suddividere il periodo di commutazione in stati di funzionamento corrispondenti a ciascuna configurazione, Fig. 4.17.
Entrambe le gambe del ponte ad H sono comandate con duty costante pari a D=0.5, ottenendo così una tensione ad onda quadra ai suoi capi.



Fig. 4.15: A sinistra il segnale di comando delle gambe A,B. A destra la tensione in uscita.

Nota la tensione in ingresso è possibile definire 6 stati di funzionamento, tre per tensione positiva e altri tre con tensione negativa. Il generatore v_o è la tensione in uscita riportata al primario del trasformatore. Ciascun circuito presenta una soluzione generica che è stata studiata in letteratura [7]. Per ottenere delle soluzioni generalizzate si normalizzano le grandezze elettriche. Θ è il tempo normalizzato:

$$\vartheta = \omega_{r1} t \tag{18}$$

Dove ω_{r1} è la prima frequenza di risonanza:

$$\omega_{r1} = \frac{1}{\sqrt{L_d C_r}} = 2\pi f_{r1} \tag{19}$$

Le grandezze base sono:

$$V_{base} = V_0 \tag{20}$$

$$\omega_{base} = \omega_{r1} = \frac{1}{\sqrt{L_d C_r}} \tag{21}$$

$$R_{base} = R_0 = \sqrt{\frac{L_d}{C_r}} \tag{22}$$

$$I_{base} = \frac{V_0}{R_0} \tag{23}$$

$$P_{base} = \frac{{V_0}^2}{R_0} \tag{24}$$

Inoltre si definiscono i seguenti parametri caratteristici:

$$M = \frac{V_0}{V_{ab}} \tag{25}$$

$$\omega_{r2} = \frac{1}{\sqrt{(L_d + L_m) C_r}} = 2\pi f_{r2} \tag{26}$$

$$l = \frac{L_d}{L_m} \tag{27}$$

$$k = \frac{\omega_{r2}}{\omega_{r1}} = \sqrt{\frac{l}{1+l}} \tag{28}$$



Fig. 4.16: Circuiti equivalenti del convertitore LLC. Le soluzioni a), b), c) sono quelle necessarie per comprendere il funzionamento, le altre tre sono le equivalenti per il semiperiodo successivo in cui la tensione di alimentazione è negativa.

Le grandezze normalizzate vengono indicate con *m* per le tensioni, mentre *j* per le correnti:

$$\begin{cases} m_x(\vartheta) = \frac{v_x(\frac{\vartheta}{\omega_{r1}})}{V_{base}} \\ j_x(\vartheta) = \frac{i_x(\frac{\vartheta}{\omega_{r1}})}{I_{base}} \end{cases} \tag{29}$$

Si rappresenta per ciascun periodo l'istante iniziale con ϑ_1. Le soluzioni generalizzate dei tre circuiti in Fig. 4.16 a), b) e c) sono:

- (a)

$$m_C(\vartheta) = \left(m_C(\vartheta_1) - \frac{1}{M}\right) cos(\vartheta - \vartheta_1) + j_L(\vartheta_1) sin(\vartheta - \vartheta_1) + \frac{1}{M} + 1 \tag{30}$$

$$m_M(\vartheta) = -1 \tag{31}$$

$$j_L(\vartheta) = \left(-m_C(\vartheta_1) + \frac{1}{M} + 1\right)\ sin(\vartheta - \vartheta_1) + j_L(\vartheta_1)\cos(\vartheta - \vartheta_1) \tag{32}$$

$$j_M(\vartheta) = j_M(\vartheta_1) - l\vartheta \tag{33}$$

$$j_0(\vartheta) = j_M(\vartheta) - j_L(\vartheta) \tag{34}$$

- (b)

$$m_C(\vartheta) = \frac{j_L(\vartheta_1)}{k}\sin(k(\vartheta - \vartheta_1)) + \left(m_C(\vartheta_1) - \frac{1}{M}\right)\cos(k(\vartheta - \vartheta_1)) + \frac{1}{M} \tag{35}$$

$$m_M(\vartheta) = \left(\frac{1}{M} - m_C(\vartheta_1)\right)cos(k(\vartheta - \vartheta_1)) - \frac{j_L(\vartheta_1)}{k}\frac{1}{1+l}\sin(k(\vartheta - \vartheta_1)) \tag{36}$$

$$j_L(\vartheta) = j_L(\vartheta_1)\cos(k(\vartheta - \vartheta_1)) + \left(\frac{1}{M} - m_C(\vartheta_1)\right)k\ \sin(k(\vartheta - \vartheta_1)) \tag{37}$$

$$j_M(\vartheta) = j_L(\vartheta) \tag{38}$$

$$j_0(\vartheta) = 0 \tag{39}$$

- (c)

$$m_C(\vartheta) = j_L(\vartheta_1)\sin(\vartheta - \vartheta_1) + \left(m_C(\vartheta_1) - \frac{1}{M} + 1\right)\cos(\vartheta - \vartheta_1) + \frac{1}{M} - 1 \tag{40}$$

$$m_M(\vartheta) = 1 \tag{41}$$

$$j_L(\vartheta) = j_L(\vartheta_1)\cos(k(\vartheta - \vartheta_1)) + \left(\frac{1}{M} - 1 - m_C(\vartheta_1)\right)\ \sin(\vartheta - \vartheta_1) \tag{42}$$

$$j_M(\vartheta) = j_M(\vartheta_1) + l(\vartheta - \vartheta_1) \tag{43}$$

$$j_0(\vartheta) = j_L(\vartheta) - j_M(\vartheta) \tag{44}$$

Le soluzioni così esposte non sono ancora utilizzabili perché è necessario capire in ogni periodo di commutazioni quanti stati e in quale ordine si susseguono. Inoltre è indispensabile per ogni stato determinare il valore iniziale che coincide con quello finale dello stato precedente. Seppur in letteratura siano presenti delle tabelle che indichino per ogni condizione di lavoro il susseguirsi degli stati, non è una strada praticabile per ottenere una formulazione chiusa e maneggiabile per eseguire la progettazione di un convertitore.

Da questa constatazione nasce l'esigenza di trovare un altro metodo che riesca a fornire una comprensione veloce e completa del convertitore. Una soluzione è rappresentata dalla FHA.

4.2.1 Ipotesi FHA

È un modello costruito su un circuito approssimato, che nonostante la forte ipotesi iniziale presenta una buona accuratezza e soprattutto è di facile risoluzione. Tale approccio è noto in letteratura con il nome di First Harmonic Approximation (FHA) [8], [9], [10] e la base di questa analisi teorica si fonda sull'ipotesi di seguito indicata.

Ipotesi: **La potenza trasferita dalla sorgente al carico è interamente associata alla prima armonica di tensione e corrente.**

Per frequenze di lavoro pari e superiori a quella di risonanza i risultati ottenuti da questa semplificazione sono molto accurati, mentre per valori di frequenze inferiori, a causa del funzionamento in corrente discontinua, si perde accuratezza pur rimanendo sempre valida. Nota l'ipotesi semplificativa, il primo passo è costruire il modello semplificato del convertitore: sostituendo alla struttura a ponte un generatore di tensione equivalente e per simulare il comportamento della batteria un carico equivalente.

- Alimentazione:

La struttura a ponte è controllata per fornire ai suoi capi una tensione ad onda quadra di valor medio nullo. Come mostrato in Fig. 4.17 il circuito equivalente diventa:



Fig. 4.17: a) Tensione di alimentazione del circuito risonante, b) Circuito equivalente.

La trasformata di Fourier di un'onda quadra di duty cycle 50% è:

$$y_{(t)} = \frac{V_{dc}}{2}\sum_{n=0}^{\infty}\frac{4}{(2n+1)\pi}\sin\left(\frac{2\pi(2n+1)}{T}t\right) \tag{45}$$

Da cui si deduce:

n=0	$\frac{2}{\pi}V_{dc}\sin(\frac{2\pi t}{T})$	1° Armonica
n=1	$\frac{2}{\pi}\frac{V_{dc}}{3}\sin(\frac{6\pi t}{T})$	3° Armonica
n=2	$\frac{2}{\pi}\frac{V_{dc}}{5}\sin(\frac{10\pi t}{T})$	5° Armonica
n=3	$\frac{2}{\pi}\frac{V_{dc}}{7}\sin(\frac{14\pi t}{T})$	7° Armonica

Tab. 4.1: Ampiezza delle prime 3 armoniche presenti.

Sono presenti solo armoniche dispari. Considerata la relazione tra valore di picco e valore efficace di una funzione sinusoidale è possibile ricavare la tensione efficace della prima armonica.

$$\frac{2}{\pi}V_{dc}\sin(\frac{2\pi t}{T}) \xrightarrow[*\frac{1}{\sqrt{2}}]{\text{VALORE EFFICACE}} \frac{\sqrt{2}}{\pi}\mathrm{V_{dc}} \quad (46)$$

Il generatore equivalente fornisce ai suoi capi una tensione sinusoidale di valore efficace pari a (46) e frequenza pari a quella di commutazione dei Mosfet.

- Circuito risonante:

Trattandosi di un circuito con elementi passivi ideali se viene alimentato con una tensione di prima armonica si avrà una corrente necessariamente di prima armonica, con ampiezza e fase in funzione dei parametri che lo compongono.



Fig. 4.18: Circuito risonante

- CARICO:

Il carico è costituito da un raddrizzatore con relativo filtro di uscita e da una batteria simulata da una resistenza equivalente.



Fig. 4.19: Modello del carico

In uscita al raddrizzatore la tensione e la corrente sono costanti, per cui vale la relazione (47).

$$P_{out} = V_{out} * I_{out} \quad (47)$$

Come per la tensione in ingresso è possibile ricavare la prima armonica associata alla tensione in ingresso al ponte diodi. Applicando la trasformata di Fourier dell'onda quadra avente come picco V_{out} si può scrivere la relazione (48), in cui per il momento lo sfasamento rispetto alla tensione in ingresso non è ancora noto.

$$v_0 = \frac{4}{\pi}V_{out}\sin(2\pi f t - \psi) \quad (48)$$

Il valore efficace è:

$$V_{0_{rms}} = \frac{2\sqrt{2}}{\pi}V_{out} \quad (49)$$



Fig. 4.20: a)Tensione in ingresso al ponte a diodi: in blu quella reale, in rosso la prima armonica b) Corrente in uscita al ponte a diodi: in blu quella reale, in rosso la prima armonica associata raddrizzata.

Per lo stesso motivo la corrente è in prima approssimazione una sinusoide di prima armonica in fase con la tensione perché si ha un carico resistivo:

$$i_0(t) = \sqrt{2}\, I_{0_{rms}} \sin(2\pi f t - \psi) \tag{50}$$

La corrente sul carico è il valor medio della corrente raddrizzata come mostrato in (51).

$$I_{out} = \frac{2}{T}\int_0^{\frac{T}{2}} i_0(t)dt = \frac{2}{T}\int_0^{\frac{T}{2}} \sqrt{2} I_{0_{rms}} |\sin(2\pi f t - \psi| dt = \frac{2\sqrt{2}}{\pi} I_{0_{rms}} \tag{51}$$

Essendo tensione e corrente in fase, la resistenza equivalente R_{0sec} si ricava come rapporto tra i valori efficaci di (49) e (51).

$$R_{0sec} = \frac{V_{0_{rms}}}{I_{0_{rms}}} = \frac{\frac{2\sqrt{2}}{\pi} V_{out}}{\frac{2\sqrt{2}}{\pi} I_{out}} = \frac{8}{\pi^2}\frac{V_{out}}{I_{out}} = \frac{8}{\pi^2} R_{out} \tag{52}$$



Fig. 4.21: Circuito equivalente ottenuto tramite FHA

Tenendo in considerazione il rapporto spire del trasformatore è possibile riportare la resistenza equivalente al primario:

$$R_0 = n^2 \frac{8}{\pi^2} R_{out} \tag{53}$$

È possibile rappresentare meglio il comportamento della batteria, cioè come generatore di tensione, sostituendo (47) in (53):

$$R_0 = n^2 \frac{8}{\pi^2}\frac{V_{out}}{I_{out}} \tag{54}$$

$$R_0 = n^2 \frac{8}{\pi^2}\frac{{V_{out}}^2}{P_{out}} \tag{55}$$

La formulazione (55) permette di ricavare la resistenza equivalente noti la tensione di batteria, quindi lo stato carica, e la potenza di ricarica.

Utilizzando le equazioni (46) e (54) e possibile costruire un modello accurato del convertitore in cui sono stati eliminati tutti gli elementi attivi.



Fig. 4.22: Circuito equivalente risultato dalle semplificazioni della FHA

4.2.2 Analisi circuitale

Definito il circuito in Fig. 4.22 è possibile svolgere l'analisi teorica per descrivere il funzionamento e dimensionamento. Si dichiara M, guadagno, il rapporto tra la tensione in uscita riportata a primario e la tensione in ingresso:

$$\bar{M} = \frac{n\bar{V}_0}{\bar{V}_{in}} \tag{56}$$

Essendo le due tensioni dei fasori, anche il guadagno è un vettore con modulo e fase. Si può ricavare tale valore attraverso la funzione di trasferimento del circuito risonante.

$$\bar{M} = \frac{\frac{sL_mR_0}{R_0+sL_m}}{\frac{R_0+sL_m+s^2L_RC_R(R_0+sL_m)+s^2C_RL_mR_0}{sC_R(R_0+sL_m)}} = \frac{s^2L_mC_RR_0}{R_0+sL_m+s^2L_RC_R(R_0+sL_m)+s^2C_RL_mR_0} = \frac{1}{\frac{1}{s^2C_RL_m}+\frac{1}{sC_RR_0}+\frac{L_R}{L_m}+s\frac{L_R}{R_0}+1} \tag{57}$$

Sostituendo a s=jω nell'equazione (57):

$$\bar{M} = \frac{1}{-\frac{1}{\omega^2C_RL_m}+\frac{1}{j\omega C_RR_0}+\frac{L_R}{L_m}+j\omega\frac{L_R}{R_0}+1} \tag{58}$$

Seguendo la nomenclatura in Fig. 4.22 si definiscono i seguenti parametri f_{r1} frequenza risonanza, Z_0 impedenza caratteristica, Q fattore di qualità, l rapporto tra induttanze e f_n frequenza normalizzata:

$$f_{r1} = \frac{1}{2\pi\sqrt{L_RC_R}} \tag{59}$$

$$Z_0 = \sqrt{\frac{L_R}{C_R}} = \frac{1}{2\pi f_{r1}C_R} = 2\pi f_{r1}L_R \tag{60}$$

$$Q = \frac{Z_0}{R_0} = \frac{\pi^2}{8}\frac{I_{out}}{V_{out}}\frac{1}{n^2}Z_0 = \frac{\pi^2}{8}\frac{P_{out}}{(nV_{out})^2}Z_0 \tag{61}$$

$$l = \frac{L_R}{L_m} \tag{62}$$

$$f_n = \frac{f}{f_{r1}} \tag{63}$$

Razionalizzando (58) e sostituendo (59), (60), (61), (62) e (63) si ottiene:

$$\bar{M} = \frac{1}{\left(1+l-\frac{l}{f_n^2}\right)+jQ\left(f_n-\frac{1}{f_n}\right)} \tag{64}$$

Da (64) si evince che M dipende dalla frequenza di commutazione, dal rapporto tra le induttanze e dal carico stesso. Fissati i parametri del convertitore L_R, L_m, C_R, n e nota la frequenza di commutazione, il guadagno varia in funzione del carico.

$$M = M(f_n, l, Q) \tag{65}$$

Il guadagno M è un numero complesso: il modulo determina l'ampiezza della tensione sulla batteria mentre l'angolo lo sfasamento rispetto alla tensione di ingresso, quindi il comportamento reattivo associato.

$$|M| = \frac{1}{\left|\left(1+l-\frac{l}{f_n^2}\right)+Q\left(f_n-\frac{1}{f_n}\right)\right|} = \frac{1}{\sqrt{\left(1+l-\frac{l}{f_n^2}\right)^2+Q^2\left(f_n-\frac{1}{f_n}\right)^2}} \tag{66}$$

Variando il fattore di qualità Q e mantenendo costante il rapporto tra le induttanze di dispersione e magnetizzazione l, il guadagno M assume la caratteristica mostrata in Fig. 4.23.

$$M = M(f_n, Q) \tag{67}$$



Fig. 4.23: Guadagno del convertitore LLC in funzione del fattore di qualità Q.

Sono presenti due risonanze, la prima a $f_n = 1$ in cui tutte le curve hanno guadagno unitario indipendente dal fattore di qualità Q, la seconda a frequenza minore ovvero quando la capacità C_R risona con la serie di L_R e L_m. In quest'ultimo caso il guadagno cresce per Q decrescenti.

$$f_{r2} = \frac{1}{2\pi\sqrt{(L_R+L_m)C_R}} \tag{68}$$

Inserendo la relazione (62) nell'equazione (68) è possibile stabilire un legame diretto tra la prima e la seconda frequenza di risonanza. Essendo presente l'induttanza di magnetizzazione del trasformatore, che ha un valore elevato, la seconda frequenza è sempre minore della principale.

$$f_{r2} = \frac{1}{2\pi\sqrt{C_R L_R\left(1+\frac{1}{l}\right)}} = f_{r1}\sqrt{\frac{l}{l+1}} \tag{69}$$

In Fig. 4.24 sono evidenziate le due zone di funzionamento: step-up quando M>1, nel caso in cui la frequenza di commutazione è minore di f_{r1}, e la zona step-down quando $f_n > f_{r1}$ e f_n basse. Si vedrà nel seguito che non si può utilizzare il convertitore per $f_n < f_{r2}$ perché le curve hanno una pendenza positiva e portano ad avere l'anello di controllo in retroazione positiva e quindi ad instabilità.



Fig. 4.24: Guadagno LLC, con evidenziate zone di funzionamento step-up o step-down.

Considerando la Fig. 4.23 e l'equazione (61) si può verificare che per ogni valore di guadagno M esiste un valore massimo di potenza trasferibile che fisicamente non può essere mai oltrepassato. Inoltre definita la frequenza massima di lavoro esiste un valore minimo di guadagno a cui il convertitore può regolare potenza fino a zero.

Variando il rapporto tra le induttanze *l*, ma mantenendo costante *Q* il guadagno assume il comportamento indicato in Fig. 4.25.

$$M = M(f_n, l) \tag{70}$$



Fig. 4.25: Modulo guadagno M in funzione del rapporto tra induttanze l, con Q costante.

La scelta del valore *l* determina tre caratteristiche fondamentali:

1. M_{max}, M_{min}: Aumentando *l* cresce il guadagno massimo e quello minimo diminuisce, ottenendo un maggior range di funzionamento.
2. f_{r2}: Aumentando *l* la seconda frequenza di risonanza si avvicina a f_{r1} per cui una piccola variazione della frequenza di commutazione determinata una grande variazione di guadagno. Si ha una maggior pendenza della curva perché aumenta il valore massimo e contemporaneamente diminuisce la distanza tra i due punti.
3. Corrente: Aumentando *l* da (62) diminuisce L_m e in conseguenza la corrente di circolazione nella maglia si incrementa determinando delle maggiori perdite in conduzione. L'efficienza diminuisce.

La progettazione del convertitore deve essere bilanciata tra la necessità di avere un elevato campo di regolazione e la maggior efficienza.



Fig. 4.26: Confronto dei vantaggi ottenuti con diverso rapporto tra induttanze.



Fig. 4.27: Modulo del guadagno con rapporto tra induttanze costanti, in alto l=0.2, in basso l=0.7.



Fig. 4.28: Modulo del guadagno M a potenza costante: in alto P_{out}=2kW, in basso P_{out}=3.4kW

Calcolo Impedenza Normalizzata

Fondamentale, per capire il funzionamento del convertitore, è definire il comportamento reattivo del circuito risonante. Usando l'approssimazione FHA può essere ricavata come:

$$\bar{Z}_{in} = \frac{1}{sC_R} + sL_R + \frac{sR_0L_m}{R_0+sL_m} \tag{71}$$

Si normalizza (71) usando come riferimento l'impedenza caratteristica Z_0.

$$\bar{Z}_n = \frac{\bar{Z}_{in}}{Z_0} \tag{72}$$

Ricordando le definizioni (59), (60), (61), (62), (63) e sostituendole nell'equazione (72) si ottiene:

$$\bar{Z}_n(f_n, l, Q) = \frac{Qf_n^2}{l^2+Q^2f_n^2} + j\left(\frac{f_n l}{l^2+Q^2f_n^2} - \frac{1-f_n^2}{f_n}\right) \tag{73}$$

L'equazione (73) mette in evidenza la parte reale e quella immaginaria e in base al segno della parte immaginaria si avrà un comportamento capacitivo o induttivo. Questa informazione è essenziale per conservare la ZVS e quindi avere un comportamento induttivo mantenendo la corrente in ritardo rispetto alla tensione. In Fig. 4.29 è mostrato il modulo dell'impedenza e si può notare la presenza di due picchi inferiori, il primo a f_{r2} con carico nullo (curva nera continua), il secondo quando l'uscita è cortocircuitata (curva rossa). Nel grafico inferiore è mostrato l'andamento della parte immaginaria. Al di sotto di ciascuna frequenza di risonanza l'impedenza ha comportamento capacitivo, al di sopra induttivo. È da sottolineare che per frequenza superiore alla prima di risonanza si ha sempre un comportamento induttivo, mentre al di sotto esiste solamente un limitato intervallo di frequenze in cui mantiene tale comportamento.



Fig. 4.29: In alto è mostrato l'andamento del modulo dell'impedenza. In nero nel caso di impedenza nulla, rossa con la condizione a carico infinito e le curve tratteggiate rappresentano le condizioni di carico intermedie. In basso è indicato l'andamento della parte reale.

In Fig. 4.30 è descritta la sequenza che permette di ottenere la ZVS.



Fig. 4.30: In alto è indicata l'andamento della tensione e corrente in uscita alla gamba, in cui si distinguono i 4 intervalli di funzionamento. In basso sono mostrati i relativi stati di conduzione e interdizione.

Partendo dal funzionamento con corrente positiva e tensione positiva, *stato a),* e con comportamento induttivo, la corrente è in ritardo rispetto alla tensione. All'inizio dello *stato b)*, si smette di comandare il Mosfet superiore e la corrente in uscita è forzata dall'induttanza del carico a circolare attraverso le capacità. La capacità parassita inizia a caricarsi mentre quella del Mosfet inferiore si scarica. Quando quest'ultima è completamente scarica, consente al diodo in parallelo di spontaneamente iniziare a condurre corrente, *stato c.).* Infine, nello *stato d),* la corrente si inverte di segno ed entra in conduzione l'interruttore Q_n che non presenta perdite in commutazione perché il condensatore è precedentemente scaricato e la sua tensione è nulla.
Assume un ruolo chiave lo *stato b)*, nel quale durante l'intervallo l'area sottesa alla corrente, che rappresenta la carica fornita dalla corrente, deve essere superiore o al limite uguale alla carica necessaria per il processo di scarica/carica delle capacità parassite. Esistono quindi due canali di controllo, o variando la durata di tale stato oppure aumentandone la corrente. Questo aspetto è trattato nel paragrafo successivo in cui si affronta la progettazione.

La condizione limite per mantenere la ZVS si ha quando la parte immaginaria di (73) si annulla.

$$\frac{f_n l}{l^2+Q^2 f_n^2} - \frac{1-f_n^2}{f_n} = 0 \tag{74}$$

Nell'equazione (74) sono presenti tre incognite, f_n, l, Q. Noto il fattore di qualità Q e il fattore l è possibile ricavare la frequenza limite:

$$f_{nZ} = \sqrt{\frac{Q^2 - l(1+l) + \sqrt{[l(l+1)-Q^2]^2 + 4Q^2 l^2}}{2Q^2}} \tag{75}$$

Conoscendo la frequenza di commutazione f_n e il fattore l si può individuare quale carico porta al raggiungimento della condizione limite:

$$Q_Z = \sqrt{\frac{l}{1-f_n^2} - \left(\frac{l}{f_n}\right)^2} \tag{76}$$

Dove l'equazione (76) ha un campo di esistenza espresso da (77):

$$\sqrt{\frac{l}{l+1}} < f_n < 1 \tag{77}$$

Da (66) e (76) è possibile esprimere il guadagno limite per mantenere la ZVS:

$$M_Z = \frac{f_n}{\sqrt{f_n^2(1+l) - l}} \tag{78}$$

Le equazioni (75), (76) e (78) rappresentano la condizione limite per rimanere in soft-switching e saranno utili successivamente per il dimensionamento dei componenti. Da (77) è espresso l'intervallo di validità di tali equazioni, cioè tra la prima e la seconda frequenza di risonanza e per frequenza superiori, come è stato mostrato in Fig. 4.29 si ha sempre la ZVS.



Fig. 4.31: Guadagno del convertitore. In rosso è evidenziata la curva limite ZVS, il convertitore deve funzionare al di sopra di tale curva.

Per completare la conoscenza del convertitore si analizza l'andamento delle principali forme d'onda: tensione sul condensatore v_{cr}, corrente totale i_p, corrente di magnetizzazione i_{Lm} e infine quella in uscita i_{out}. Si suddivide lo studio in tre casi: funzionamento a frequenza di commutazione minore di quella della prima risonanza, per frequenza uguale e maggiore [11].

Il caso più semplice è per $f_s = f_{r1}$, sia la tensione che la corrente del condensatore sono delle sinusoidi pure. L'induttanza del trasformatore è sottoposta ad una tensione costante caricandosi/scaricandosi con un andamento lineare. Durante tutto il semiperiodo viene trasferita potenza al carico e la corrente in uscita si annulla solamente quando la corrente totale è uguale a quella magnetizzante, ovvero ogni semiperiodo di commutazione.

Per $f_s < f_{r1}$, la corrente totale i_p inizialmente ha un andamento sinusoidale con frequenza pari a f_{r1}. In questa modalità il semiperiodo della prima risonanza è minore di quello di commutazione,

pertanto la corrente di magnetizzazione raggiunge rapidamente lo stesso valore della corrente totale che determina la fine del trasferimento di potenza alla batteria. Da questo momento i diodi al secondario del trasformatore sono interdetti e si innesca la seconda risonanza che ha un periodo maggiore. In prima approssimazione si può affermare che la corrente totale rimane costante. Tale situazione perdura fino al ciclo successivo innescato dall'inversione della tensione di alimentazione. La tensione sul condensatore non è più una sinusoide pura e un notevole vantaggio è dato dalla corrente in uscita pulsata. Il convertitore in questo stadio di funzionamento ha il ponte ad H in ZVS, e il ponte a diodi in uscita è in ZCS, cioè la condizione migliore per limitare le perdite nei semiconduttori. Man mano che la frequenza di commutazione diminuisce la corrente in uscita viene trasferita per un intervallo di tempo sempre più breve, e la precedente approssimazione della corrente costante è sempre meno valida.
Per $f_s > f_{r1}$, si innesca inizialmente un comportamento simile alla risonanza, ma in questo caso la corrente magnetizzante non ha tempo a sufficienza per raggiungere lo stesso valore della corrente totale. Prima che ciò possa avvenire si ha l'inversione della tensione in ingresso e l'inizio di un nuovo ciclo. La corrente in uscita non si annulla e i diodi hanno commutazioni hard.



Fig. 4.32: Forme d'onda caratteristiche di a) funzionamento step-up, b) funzionamento guadagno unitario, c) funzionamento step-down.

4.2.3 Procedura di progettazione

Definite le basi di funzionamento del convertitore LLC si descrive la teoria per dimensionare correttamente i vari componenti in base all'applicazione caricabatteria.

- Rapporto spire trasformatore:
  Il rapporto spire del trasformatore influenza notevolmente il range di lavoro del convertitore ed è un elemento chiave per la progettazione del convertitore.
  Sia la tensione in ingresso e in uscita sono variabili in un intervallo, pertanto il guadagno è a sua volta influenzato da entrambe le tensioni. In generale la tensione minima in ingresso è superiore a quella minima in uscita e viceversa quella massima in ingresso è inferiore alla massima in uscita. Considerato che il convertitore LLC presenta un ampio campo di regolazione in step-up e un limitato campo in step-down e le considerazioni precedentemente dette sulle tensioni in ingresso e uscita, è preferibile utilizzare un trasformatore abbassatore per limitare il guadagno minimo.
  Una buona scelta è dimensionare il rapporto spire per avere in uscita la tensione minima quando si ha in ingresso la tensione minima. In questo modo il guadagno minimo M_{min} si ha quando la tensione in ingresso è la massima e si vuole in uscita la tensione minima. Al contrario si lavora con guadagno massimo M_{max} quando la tensione in uscita è la massima, e quella in ingresso è la minima (Fig. 4.33).

$$n = \frac{V_{in,min}}{V_{out,min}} \tag{79}$$



Fig. 4.33: Rappresentazione grafica del modulo della tensione in ingresso e uscita. In entrambi i casi il trasformatore è dimensionato per tensione minima in ingresso e uscita. A sinistra il guadagno minimo a cui deve lavorare il convertitore, a destra il guadagno massimo.

- Guadagno massimo M_{max} e minimo M_{min}:
  Seguendo la scelta presentata nel punto precedente si ha:

$$M_{max} = \frac{V_{out,max}}{V_{out,min}} \tag{80}$$

$$M_{min} = \frac{n\,V_{out,min}}{V_{in,max}} \tag{81}$$

- Frequenza minima di lavoro f_{n_min}:
  Da Fig. 4.31 la minima frequenza di lavoro assoluta corrisponde alla condizione limite per mantenere la commutazione senza perdite di energia. Inserendo in (78) il guadagno massimo è possibile ricavare la frequenza minima di lavoro:

$$f_{n_min} = \frac{1}{\sqrt{1+\frac{1}{l}\left(1-\frac{1}{{M_{Zmax}}^2}\right)}} \tag{82}$$

Tale frequenza ha elevata importanza perché determina il campo di variazione delle frequenze e incide notevolmente sul dimensionamento del trasformatore, in quanto individua il flusso massimo. Definito il guadagno massimo e la minima frequenza di lavoro è possibile stabile la massima potenza che si può trasferire alla batteria, sostituendo (82) in (76). La potenza deve essere sufficientemente elevata da soddisfare le specifiche di progetto, in caso contrario è necessario variare il rapporto tra induttanze *l*.

$$Q_{Zmax} = \frac{l}{M_{max}}\sqrt{\frac{1}{l}+\frac{{M_{Zmax}}^2}{{M_{Zmax}}^2-1}} \tag{80}$$

- Frequenza massima di lavoro f_{n_max}:
  La massima frequenza si ha quando si vuole erogare potenza nulla a tensione in uscita e guadagno minimi e può essere ricavata tramite due procedure. La prima è utilizzando la FHA, vale a dire inserendo in (66) il carico nullo:

$$f_{n_{MAX}} = \sqrt{\frac{1}{1+\frac{1}{l}\left(1-\frac{1}{M_{min}}\right)}} \tag{81}$$

  Oppure eseguendo una analisi più approfondita e analizzando il circuito in cut-off. Si definisce frequenza di cut-off il valore minimo per cui non si eroga corrente in uscita. In questa modalità tutti i diodi del ponte raddrizzatore sono in interdizione, il circuito è quello rappresentato in Fig. 4.16 b) e le equazioni rappresentative sono (35), (36), (37), (38) e (39). In appendice I sono rappresentati tutti passaggi necessari per ottenere (82) e il corrispondente valore normalizzato (83).

$$f_{Cut-off} = \frac{\pi}{2}\frac{k}{\arccos\left(\frac{1}{M_{min}(1+l)}\right)} \tag{82}$$

$$f_{n_{cut-off}} = \frac{\pi}{2}\sqrt{\frac{l}{l+1}}\frac{1}{\arccos\left(\frac{1}{M_{min}(1+l)}\right)} \tag{83}$$

- Verifica ZVS in boost mode:
  Non è semplice definire la condizione peggiore di lavoro del convertitore. Sia la tensione di batteria che la corrente di ricarica variano nel tempo seguendo il comportamento illustrato nel capitolo 2.1.1. Il carico peggiore può essere visto come mantenere la massima potenza in uscita durante la ricarica, con tensione in ingresso minima. Per cui analizzando il tratto a potenza costante è possibile riscrivere (61):

$$Q_{CMP_{(Z0,M)}} = \frac{\pi}{8}\frac{P_{out_max}}{V_{out}^2}Z_0 = \frac{\pi}{8}\frac{P_{out_max}}{(MV_{in_min})^2}Z_0 \tag{84}$$

  Per garantire la ZVS bisogna confrontare (84) con (80). I parametri su cui è possibile agire sono Z_0 e l. Più il rapporto tra induttanza è elevato e maggiore è la distanza tra le due curve, assicurandosi la commutazione a tensione nulla. Tuttavia per limitare le perdite per conduzione si cerca di limitare l. La condizione ottimale è la situazione limite in cui le due curve si toccano in un punto, ovvero quando il limite ZVS è raggiunto in un solo punto di funzionamento, ottenibile risolvendo il sistema (85):

$$\begin{cases} Q_{Zmax}(l,M) - Q_{\mathrm{CMP}}(Z_0,M) = 0 \\ \frac{\partial(Q_{Zmax}(l,M) - Q_{\mathrm{CMP}}(Z_0,M))}{\partial M} = 0 \end{cases} \tag{85}$$

  La soluzione è:

$$\begin{cases} M_{crit} = \sqrt{1+\sqrt{\frac{l}{1+l}}} \\ Z_{0_{Max}} = \frac{8}{\pi^2}\frac{V_{in_min}^2}{P_{out_max}}\left(l+\sqrt{l(l+1)}\right) \end{cases} \quad (86)$$

Il significato fisico di (86) è che durante la ricarica CMP il convertitore raggiunge la condizione limite ZVS, cioè il confine tra comportamento induttivo e capacitivo, quando l'impedenza caratteristica è $Z_{0_{Max}}$ e la tensione in uscita è pari ad avere M_{crit}. Ricordando che entrambi questi valori sono in funzione del rapporto tra le induttanze è possibile esprime la condizione limite in funzione dell'induttanza di magnetizzazione. In allegato II sono mostrati i passaggi per ricavare l'equazione (87).

$$L_m = \frac{n^2}{f_{r1}}\frac{V_{out_{Critica}}}{4nI_{in_{Critica}}+(\pi^2 l M_{crit}-4)I_{out_{Critica}}} \quad (87)$$

Dove le correnti critiche sono:

$$\begin{gathered} I_{out_{Critica}} = \frac{P_{out_{max}}}{V_{out_{Critica}}} = \frac{P_{out_{max}}}{M_{crit}V_{in_{min}}/n} \\ I_{in_{Critica}} = \frac{P_{out_{max}}}{\eta V_{in_{min}}} \end{gathered} \quad (88)$$

- <u>Verifica ZVS in buck-mode:</u>

La condizione peggiore si presenta quando la tensione in uscita è la minima, in ingresso si ha la tensione massima e si vuole erogare potenza nulla. La corrente che attraversa il circuito risonante è la minima assoluta e bisogna accertare che la carica elettrica disponibile sia sufficiente per caricare/scaricare le capacità della giunzione del Mosfet durante il tempo morto. Nuovamente il problema può essere formalizzato sotto il punto di vista della induttanza. Diminuendo l'induttanza la corrente di circolazione aumenta. È quindi possibile cercare il valore massimo di L_m che permette la ZVS in t_d. Riscrivendo l'equazione (83) è possibile ottenere:

$$\frac{1}{M_{min}(1+l)} = cos\left[\frac{\pi}{2}\sqrt{\frac{l}{l+1}}\frac{1}{f_{n_{CO}}}\right] \quad (89)$$

Utilizzando il polinomio di McLaurin della funzione coseno, approssimato al secondo ordine, si può ottenere il rapporto tra le induttanze necessario per avere una voluta frequenza massima di commutazione.

$$l = \left(\frac{1}{M_{min}}-1\right)\frac{8f_{max}^2}{8f_{max}^2-\pi^2} \quad (90)$$

Dichiarati il dead time t_d, e la somma delle capacità interne C_{TOT}, si deve accertare la disequazione (91):

$$I_{m_{CO}} \geq C_{TOT}\frac{\Delta V}{T_d} \quad (91)$$

Dall'analisi fatta in Appendice I, si può ricavare la corrente che carica/scarica le capacità. Inserendo (A1.29) nella diseguaglianza precedente si ottiene il valore massimo dell'induttanza di magnetizzazione del trasformatore.

$$L_{m_0} \leq \frac{T_d}{8\pi f_{R1}C_{OSS}}\sqrt{\left(1+\frac{1}{l}\right)M_{min}^2-\frac{1}{l(1+l)}} \quad (92)$$

In questa trattazione è stata trascurato l'effetto delle capacità delle giunzioni dei diodi in uscita dunque bisogna cercare di limitare la frequenza massima.

La procedura di design è mostrata in Fig. 4.34. I vincoli iniziali sono la frequenza massima di lavoro, la tensione massima e minima in ingresso, la tensione massima e minima di batteria, il rendimento ipotizzato, il tempo morto e la capacità dei Mosfet. All'inizio bisogna fornire il valore desiderato della prima frequenza di risonanza tuttavia, durante l'esecuzione dell'algoritmo, tale valore viene aggiornato in modo da avere una progettazione compatibile con i vincoli.



Fig. 4.34: Flow chart procedura di progettazione.

La procedura è di seguito descritta:

Passo 1) Si calcola il rapporto spire del trasformatore:

$$n = \frac{V_{in,min}}{V_{out,min}} \tag{93}$$

Passo 2) Si calcola il guadagno minimo corrispondente al funzionamento con tensione in ingresso massima e minima tensione in uscita. Si usa l'equazione (81).

Passo 3) Si calcola il rapporto tra le induttanze, equazione (90). Inoltre si deve accertare che il convertitore riesca al guadagno minimo erogare potenza fino a zero, che corrisponde alla frequenza massima. Si verifica la disequazione (A1.25), se non è verificata è necessario variare la frequenza massima di lavoro oppure l.

Passo 4) Si calcolano le condizioni peggiori nel funzionamento step-up. Si usano le equazioni (86) e (88).

Passo 5) Note le condizioni critiche si procede con il calcolo della induttanza di magnetizzazione per il funzionamento con ZVS-ZCS. Si utilizza (87).

Passo 6) Si controlla che l'induttanza calcolata nel punto precedente sia tale da soddisfare a disequazione (92). Se non è valida si deve aumentare la frequenza della prima risonanza o in alternativa il tempo morto.

Passo 7) Si procede con il calcolo dell'induttanza di dispersione del trasformatore e del condensatore risonante, usando (27) e (21). Si determina l'impedenza caratteristica (22) e verifica che sia minore di quella critica calcolata nel passo 5. In caso contrario è necessario aumentare la prima frequenza di risonanza. Infine si calcola la seconda frequenza di risonanza con (26).

Passo 8) Si determina la frequenza minima di lavoro. È necessario stabilire la corrente in ingresso e uscita con tensione in ingresso minima e tensione in uscita massima con l'equazione indicata in appendice II (A2.16) e (94), (95).

$$I_{out_{Vmax}} = \frac{P_{out_{max}}}{V_{out_{max}}} \tag{94}$$

$$I_{in_{Vmax}} = \frac{P_{out_{max}}}{\eta V_{in_{min}}} \tag{95}$$

Attraverso (A2.7) si calcola la frequenza minima.

Sebbene le perdite per commutazione siano annullate è preferibile non aumentare eccessivamente la frequenza di commutazione poiché le perdite interne al trasformatore renderebbero il sistema inefficiente.

4.2.4 Progetto dei componenti

Utilizzando la procedura descritta precedentemente, è stato sviluppato uno script Matlab per eseguire il dimensionamento e fornire dati utili per verificare la correttezza del convertitore. In Allegato III è fornito il codice usato. Nella prima parte del codice l'utente deve inserire le specifiche iniziali, nella seconda parte è scritto il codice di calcolo, mentre nella parte finale si utilizzano i valori trovati per costruire grafici e tabelle utilizzate per la validazione.
Lo script si occupa di rieseguire la procedura di calcolo aggiornando la prima frequenza di risonanza ogni volta che alcuni vincoli non vengono soddisfatti. A ciascuna iterazione fornisce indicazione della specifica violata.

Specifiche iniziali LLC		
Tensione ingresso	Massima	420 V

	Minima	380 V
	Nominale	400 V
Tensione uscita	Massima	500 V
	Minima	300 V
	Nominale	450 V
Potenza erogata	Massima	3.4 kW
	Nominale	3.3 kW
Frequenza massima		150 kHz
Rendimento		0.94
Tempo morto		700 ns
Capacità totale		4 * 378 pF
Frequenza prima risonanza (Valore iniziale)		100 kHZ

Tab. 4.2: Specifiche di progetto del convertitore LLC.

Il risultato dell'esecuzione è fornita sulla Command Window. Sono visualizzate tre tabelle che riassumono le specifiche iniziali e le taglie dei componenti.

```
Features =

          Rated    Minimum    Maximum    Unit_meas
          _____    _______    _______    _________

Pout       3300          1       3400    W
Vin         400        380        420    V
Vout        450        300        500    V
Iout        7.3          0       11.3    A

Spec =

      Rated    Minimum    Maximum    Unit_meas
      _____    _______    _______    _________

f       100         59        150    kHz
fn        1       0.59        1.5    /
M      1.43        0.9       1.67    /

Component =

            Rated    Unit_meas
            _____    _________

n            1.27    /
l           0.233    /
Lm            158    uH
Lr             37    uH
Cr             69    nF
Zo             23    Ohm
td_max        700    nSec
Coss_max     1512    pF
```

Fig. 4.35: Risultati dello script Matlab mostrati sulla Command Window.



Fig. 4.36: Modulo del guadagno per diverse tensioni di uscita. Sono mostrati i guadagni per intervalli di potenza costanti: no load, 850W, 1.7kW, 2.5kW e 3.4kW. Le curve nere tratteggiate rappresentano il guadagno con tensione in ingresso minima e massima, il convertitore lavora con un guadagno compreso tra le due curve. La curva rossa tratteggiata rappresenta la condizione limite per la ZVS, si può notare che in tutti i casi si trova alla sinistra dei punti di funzionamento possibili.



Fig. 4.37: Curve di funzionamento del convertitore progettato. Il guadagno è espresso per fattore di qualità, che tiene contemporaneamente in considerazione la tensione di batteria e la potenza di ricarica. La curva blu corrisponde al caso di tensione di batteria massima e potenza nulla, quella arancione chiaro al massimo carico con minima tensione di batteria.

Attraverso Fig. 4.38 e Fig. 4.39, è possibile verificare il funzionamento in step-up. La traiettoria CMP e quella limite della ZVS non si oltrepassano mai. Inoltre per M=1.19 le due curve sono quasi tangenti, così si riesce a mantenere la ZVS e a limitare il rapporto tra le induttanze, a beneficio dell'efficienza.



Fig. 4.38: Traiettoria carica a potenza costante e limite commutazione a tensione nulla.



Fig. 4.39: Verifica del comportamento del convertitore. a) e b) rappresentano le stesse curve con angolazioni diverse. In blu è rappresentato il guadagno del convertitore, in rosso la curva limite ZVS e in marrone chiaro il luogo di carica a potenza costante.

Dalla procedura di dimensionamento si ottengono le seguenti taglie dei componenti che verranno utilizzati nelle simulazioni PSIM.

$f_{s_{max}}$	150 kHz
$f_{s_{min}}$	59kHz
f_{r_1}	100 kHz
f_{r_2}	43 kHz
n	1.26
L_R	37 µH
L_m	150 µH
C_R	70 nF
t_d	700 ns
C_{oss}	378 pF

Tab. 4.3: Elenco componenti convertitore LLC.

4.2.5 Tecniche di controllo

Il comportamento non lineare del convertitore LLC pone delle difficoltà nella realizzazione di uno schema di controllo adeguato. In letteratura sono state proposte numerose tecniche di controllo, le quali presentano tutte forti limitazioni. In [13] è presentato un controllo con due anelli concatenati, uno interno di corrente e uno esterno di tensione. Utilizzando le ipotesi della FHA è possibile scrivere le equazioni di stato scomponendole nella componente seno e coseno:

$$L_R \frac{di_{rs}}{dt} = \frac{4V_{in}}{\pi} + L_R \omega_s i_{rc} - v_{cs} - \frac{4n}{\pi} \frac{(i_{rs} - i_{ms})}{i_p} v_{out} \tag{96}$$

$$L_R \frac{di_{rc}}{dt} = -L_R \omega_s i_{rs} - v_{cc} - \frac{4n}{\pi} \frac{(i_{rc} - i_{mc})}{i_p} v_{\text{out}} \tag{97}$$

$$C_R \frac{dv_{cs}}{dt} = C_R \omega_s v_{cc} + i_{rs} \tag{98}$$

$$C_R \frac{dv_{cc}}{dt} = -C_R \omega_s v_{cs} + i_{rc} \tag{99}$$

$$L_m \frac{di_{ms}}{dt} = +L_m \omega_s i_{mc} + \frac{4n}{\pi} \frac{(i_{rs} - i_{ms})}{i_p} v_{out} \tag{100}$$

$$L_m \frac{di_{mc}}{dt} = -L_m \omega_s i_{ms} + \frac{4n}{\pi} \frac{(i_{rc} - i_{mc})}{i_p} v_{\text{out}} \tag{101}$$

$$C_{out} \frac{dv_{out}}{dt} = \frac{2n}{\pi} i_p - \frac{n}{R_{load}} v_{out} \tag{102}$$

La corrente che circola nel trasformatore è:

$$i_p = \sqrt{(i_{rs} - i_{ms})^2 - (i_{rc} - i_{mc})^2} \tag{103}$$

Costruendo la matrice Jacobiana del sistema è possibile linearizzare, per ogni punto di funzionamento, le equazioni precedenti. Attraverso il luogo delle radici, costruito con le equazioni linearizzate, è stato possibile capire che tra tutti i poli del sistema solo due sono due quelli che determinano la dinamica. Tutti gli altri hanno la parte reale molto lontana dall'asse immaginario e quindi sono trascurabili.

Quando la frequenza di commutazione è minore di quella di risonanza i due poli hanno parte reale e immaginaria. Al crescere della frequenza la parte reale diminuisce e quella immaginaria cresce, ottenendo un minore smorzamento. Alla frequenza di risonanza si raggiunge il punto con minore parte reale, in questa condizione lo smorzamento è il minore possibile e il dimensionamento del controllore deve essere fatto per questa situazione perché è la peggiore. Aumentando la frequenza i poli si avvicinano all'asse reale fino a raggiungerlo, dividendosi in un due poli reali.



Fig. 4.40: Luogo delle radici dei due poli dominanti.

Durante il funzionamento in step-up il convertitore ha una dinamica poco smorzata, al diminuire del guadagno diventa sempre meno smorzata fino ad arrivare a guadagno unitario in cui le oscillazioni sono ben evidenti. Al contrario durante il funzionamento step-down si ha un comportamento ben smorzato. La banda passante del sistema è fortemente influenzata dal punto di lavoro e di conseguenza, definita una taratura del controllore, si ha una dinamica variabile.
Considerata l'ipotesi di modellizzare il convertitore con un sistema del secondo ordine è possibile costruire il circuito in Fig. 4.41 [14]. Fisicamente si può dimostrare pensando alle taglie dei componenti. Per raggiungere alte frequenze nel circuito risonante si deve ricorrere a piccoli componenti mentre il filtro di uscita, che ha lo scopo di rendere stabile la tensione e corrente di uscita, ha dimensioni maggiori. Per questo motivo la dinamica del circuito risonante è molto più veloce di quella del filtro e si può assumere che in ciascun periodo di controllo le variabili di stato raggiungano sempre la condizione di regime e siano costanti e per questo assimilabili ad un generatore di tensione controllato secondo l'equazione (66).
L'induttanza equivalente ha valore:

$$L_{eq} = \frac{\pi^2}{8n^2}\left(\frac{1}{L_R} + \frac{1}{L_m}\right) \tag{104}$$



Fig. 4.41: Circuito equivalente al convertitore LLC.



Fig. 4.42: Schema a blocchi approssimato convertitore LLC.

L'anello di controllo della corrente di ricarica è quello mostrato in Fig. 4.43. L'errore tra riferimento e valore misurato è gestito da un controllore PI, successivamente si aggiunge la tensione di batteria per aumentare la dinamica di controllo e si normalizza rispetto alla tensione di ingresso e il rapporto spire del trasformatore. L'uscita è una tensione di riferimento che entra in un blocco che si occupa di fornire una frequenza normalizzata, che entra al VCO. Si generano così due onde quadre sq_1e sq_2 che comandano le due gambe del ponte.



Fig. 4.43: Anello di controllo convertitore LLC.

Nonostante il circuito ottenuto in Fig. 4.41, si continua ad avere un sistema fisico non lineare dovuto alla relazione variabile tra tensione e frequenza di commutazione. Per questo motivo il regolatore PI non può garantire prestazioni uguali per ogni punto di funzionamento. Nell'anello di controllo si inserisce il blocco che trasforma la tensione di riferimento in frequenza di commutazione e che si occupa di modellizzare il comportamento non lineare. In questo studio si sono provate tre tipologie:

1) Retta: Si approssima la curva del guadagno ad una retta tangente al punto M=1 e f_n=1. È molto semplice da implementare e di veloce calcolo, tuttavia è presente un evidente errore a basse frequenze. La banda del controllo è variabile, Fig. 4.44 a).
2) Look-up table: Si impiegano le curve ottenute dalla FHA, Fig. 4.44 b). In particolare si utilizza quella in condizione di carico nullo, perché permette di ottenere una regolazione da carico nullo e si raggiunge la massima e minima frequenza di commutazione. Si può utilizzare una matrice multidimensionale dove inserire diverse curve di guadagno per fattore di carico variabile. È necessario memorizzare all'interno del controllo tutti i dati relativi alla tabella.
3) Modello inverso: Si utilizza il modello matematico inverso della funzione (66). Teoricamente si possono ottenere ottime prestazioni perché si compensano le non linearità del sistema, in realtà non è esattamente vero in quanto l'equazione (66) è essa stessa frutto di una approssimazione. Tuttavia questo tipo di controllo è di difficile implementazione nei controllori industriali a causa dell'eccessivo onere computazionale. In questa trattazione viene usato come modello per effettuare dei confronti tra i risultati ottenuti dalle tipologie di controllo. Come si vedrà nel capitolo successivo i benefici globali in questo controllo sono limitati a causa del tempo di calcolo e simulazione e la look-up table permette di raggiungere performance paragonabili ma in tempi sensibilmente inferiori.



Fig. 4.44: Modelli utilizzati per il controllo. A) Retta, b) Look-up table.

4.3 Convertitore PS

4.3.1 Analisi circuitale

Se correttamente dimensionato il convertitore phase shift presenta delle commutazioni loss-less. È formato da una struttura a ponte a 4 Mosfet, un trasformatore alta frequenza che isola galvanicamente le due parti, un ponte a diodi raddrizzatore e infine un filtro di uscita per avere corrente e tensione costante.



Fig. 4.45: Struttura convertitore PS.

La frequenza di commutazione è costante e la tensione in uscita è regolata agendo sullo sfasamento tra la leading leg e la lagging lag. Con un ritardo nullo la tensione in uscita è pari a zero, viceversa con sfasamento massimo, pari al semiperiodo, la tensione è massima. In Fig. 4.46 a) è indicato il principio di funzionamento. Entrambe le gambe sono comandate con duty pari a 0.5 e la tensione fornita al primario del trasformatore è una onda a tre livelli con valore medio nullo. Il trasformatore si occupa di elevare/abbassare la tensione in base al rapporto spire, e, il ponte a diodi di raddrizzarla. Per avere tensioni in uscita maggiori di quelle in ingresso è necessario inserire un trasformatore elevatore perché nel complesso il comportamento del convertitore è analogo a quello di un Buck.
In Fig. 4.46 b) sono indicate le forme d'onda delle principali grandezze elettriche interne al convertitore.



Fig. 4.46: a) Segnale di comando delle due gambe A, B e tensioni di ingresso v_{ab} e uscita v_{out}. b) Tensioni ai capi del trasformatore e corrente primaria.

Nel periodo di commutazioni si susseguono 4 stati [15]:

Stato 1:

Si assume t_1 come istante iniziale, in corrispondenza del quale la tensione v_{AB} passa dal valore nullo al massimo positivo e la corrente erogata è di segno negativo. In questo istante si ha la commutazione della gamba *A* che apre il Mosfet negativo per permettere alla corrente di richiudersi nel diodo superiore. Durante la commutazione entrano in gioco le due capacità che si caricano e scaricano per permettere la ZVS, Fig. 4.47.



Fig. 4.47: Circuito durante la commutazione a t_1.

Durante l'intervallo (t_1, t_2) i diodi Q_{Ap} e Q_{Bn} sono in conduzione. La tensione applicata al primario del trasformatore è positiva, mentre il secondario è chiuso in corto circuito e presenta tensione nulla perché tutti e 4 i diodi del ponte in uscita sono in conduzione. La corrente nell'induttanza di dispersione è forzata dalla tensione in ingresso e il suo modulo diminuisce fino ad arrivare a zero. Se all'istante iniziale t_1 la corrente attraversa i diodi D_2 e D_3, la presenza dell'induttanza di uscita forza tali componenti a continuare a condurre. Nel frattempo i diodi 1,4 si trovano polarizzati direttamente ed entrano anch'essi in conduzione. La corrente totale di uscita segue la dinamica dettata dall'induttanza di uscita e dalla tensione di batteria, mentre nel ponte si ha un progressivo scambio in cui la corrente passa dal circolare solamente nei diodi 2,3 allo stato finale in cui i diodi 1,4 conducono e i precedenti possono entrare nello stato di interdizione.

La sua derivata è:

$$\frac{di_p}{dt} = \frac{V_{dc}}{L_d} \tag{105}$$



Fig. 4.48: Componenti in conduzione durante lo stato 1 *(t_1,t_2)*.

Stato 2:

La corrente si inverte di segno rispetto allo stato precedente, mentre la tensione rimane positiva. Entrano in conduzione i due Mosfet Q_{Ap} e Q_{Bn} con una commutazione ZVS perché la tensione ai loro capi era già precedentemente nulla. L'induttanza di dispersione del trasformatore si carica con una corrente positiva, mantenendo la stessa forzante dello stato 1 (105). Il secondario del trasformatore è ancora cortocircuitato in quanto tutti i diodi continuano a condurre.



Fig. 4.49: Componenti in conduzione durante lo stato 2 (t_2,t_3).

Stato 3:

Ha inizio quando i diodi 2, 3 entrano in interdizione. La tensione ai capi del secondario del trasformatore può crescere sino alla tensione di batteria mentre la tensione al primario rimane invariata. In questa configurazione l'induttanza di dispersione continua il suo processo di carica, seguendo la dinamica dettata dall'induttore di uscita:

$$\frac{di_p}{dt} = \frac{\frac{V_{dc}}{n} - V_{out}}{nL_{out}} \tag{106}$$



Fig. 4.50: Componenti in conduzione durante lo stato 3 (t_3,t_4).

All'istante t_4 la gamba B commuta, il Mosfet Q_{Bn} viene aperto permettendo la procedura di carica e scarica delle capacità dei componenti. In questo istante la corrente ha un valore superiore rispetto all'istante t_1, per cui è più facile verificare la ZVS. La tensione al primario del trasformatore scende di nuovo a zero perché non è presente la forzante di tensione.



Fig. 4.51: Circuito durante la commutazione t_4.

Stato 4:

Nell'intervallo (t_4, t_5) la tensione in ingresso al trasformatore è nulla perché sono in conduzione Q_{Ap} e il diodo di Q_{Bp}. Il parallelo tra l'induttanza di magnetizzazione e quella di dispersione è collegato in serie all'induttanza di uscita e la tensione ai capi dell'avvolgimento del

trasformatore dipende dal rapporto tra le due induttanze serie. Se la dispersa è sufficiente minore di quella di uscita allora si può affermare che la tensione è nulla, viceversa se le due induttanze fossero paragonabili tale ipotesi perderebbe di validità.
La corrente in uscita, e in contemporanea quella primaria, decresce in funzione della tensione di batteria e dell'induttanza di uscita.

$$\frac{di_p}{dt} = -\frac{V_{out}}{nL_{out}} \tag{107}$$



Fig. 4.52: Componenti in conduzione durante lo stato 4 (t_4,t_5).

Lo stato 4 termina in corrispondenza della commutazione nella gamba A, si apre il Mosfet Q_{Ap} e la corrente ricircola nel diodo inferiore Q_{An}. Da questo momento si ripetono ciclicamente gli stati precedenti, ma con variabili di stato e forzanti di segno invertito.

4.3.2 Commutazione ZVS

In ciascun semiperiodo sono presenti due commutazioni. Per garantire la ZVS al turn-off è necessario verificare che l'energia immagazzinata nelle induttanze sia sufficiente per caricare e scaricare le capacità parassite nel tempo morto. Per questa analisi si trascura l'effetto dell'induttanza di magnetizzazione in quanto la corrente che vi circola è molto minore della primaria e il suo contenuto energetico è relativamente piccolo.

La prima commutazione, rappresentata in Fig. 4.47, interessa la gamba A passando dalla conduzione del Mosfet Q_{An} a quella del diodo superiore Q_{Ap}. Durante questo intervallo il ponte a diodi in uscita è cortocircuitato, creando due circuiti indipendenti tra di loro: quello a primario e quello a secondario. L' induttanza di uscita non partecipa alla commutazione e in conseguenza la sola induttanza di dispersione permette la carica e scarica delle capacità. Per avere ZVS deve essere valida la disequazione (108):

$$\frac{1}{2}L_d I_p^2 \geq \frac{1}{2}C_{tot}V_{dc}^2 \tag{108}$$

C_{tot} rappresenta la capacità totale, ovvero la somma delle due capacità parassite dei Mosfet e delle eventuali capacità parassite dovute al layout. La condizione critica è quando i membri di (108) sono uguali, pertanto si definisce corrente la critica:

$$I_{critZVS} = \sqrt{\frac{C_{tot}}{L_d}}V_{dc} \tag{109}$$

A causa del circuito formato da induttanza e condensatore, si ha un comportamento risonante in cui tensione e corrente sono delle funzioni sinusoidali. La condizione ottimale corrisponde al funzionamento con corrente critica, in cui il tempo morto è pari ad un quarto del periodo di risonanza. Si ottiene così la commutazione nell'istante in cui la tensione raggiunge lo zero

(Fig.4.53 b)). Se il tempo morto fosse inferiore la tensione non avrebbe tempo a sufficienza per raggiungere il picco, viceversa, se fosse superiore la tensione inizierebbe a decrescere e provocando delle perdite.

Con corrente maggiore di quella critica la tensione raggiunge un valore nullo per un tempo inferiore al quarto di periodo, Fig. 4.53 a). In qualsiasi caso esiste un limite superiore per il tempo morto che è pari ad un quarto del periodo, in quanto un tempo superiore porterebbe sempre ad un peggioramento delle condizioni.

$$\mathrm{t_d^{max}} = \frac{\pi}{2}\sqrt{L_d C_{tot}} \tag{110}$$

$$\mathrm{t_d} < \mathrm{t_d^{max}} \tag{111}$$



Fig. 4.53: Andamento della tensione ai capi del condensatore durante la commutazione. In blu è indicato l'evoluzione completa, in nero quella reale inserendo il tempo morto. a) caso con corrente minore di quella limite, b) corrente limite, c) commutazione con corrente superiore a quella limite.

La seconda commutazione di interesse è quella che coinvolge la gamba B, Fig. 4.51. Nonostante la tensione al secondario del trasformatore sia nulla non sono in conduzione tutti e 4 i diodi e l'induttanza in uscita è direttamente collegata alla dispersa. Pertanto si evince che partecipano alla commutazione entrambe le induttanze. Per la stessa analisi fatta precedentemente deve valere l'equazione (112), dove L_{out_p} è l'induttanza L_{out} riportata al primario.

$$\frac{1}{2}\left(L_d + L_{out_p}\right) I_p^2 \geq \frac{1}{2} C_{tot} V_{dc}^2 \tag{112}$$

Essendo presenti L_{out_p} e L_d l'energia a disposizione è superiore a quella disponibile nell'altra commutazione, risulta più facile garantire la ZVS anche a bassi carichi e si può inserire un snubber capacitivo.

La differenza tra tensione di alimentazione e quella realmente presente ai capi degli avvolgimenti del trasformatore (Fig. 4.46 b)), causa un errore tra duty di lavoro ideale e quello reale. Analizzando il funzionamento dello stato 1 e 2, che sono quelli che determinano la perdita di integrale di tensione, si può ricavare la formulazione per quantificare la perdita di area:

$$\Delta D = \frac{n V_{out}}{V_{dc}} \frac{4 L_d}{n^2 R_{load}} f_s \tag{113}$$

Tale perdita è in funzione dell'induttanza di dispersione e della frequenza di commutazione. Per questo motivo esiste un limite superiore per la frequenza di commutazione e bisogna cercare di contenere l'induttanza L_d.

4.3.3 Funzionamento in DCM

Nella parte precedente si è compreso che il comportamento del convertitore phase shift è assimilabile ad una cella di commutazione buck. Seguendo un ragionamento analogo a quello fatto per il PFC si è deciso di portare in corrente pulsata tale convertitore, ottenendo così una minor taglia dei componenti reattivi.



Fig. 4.54: Cella di commutazione buck.

La relazione fondamentale che lega la tensione di ingresso con quella di uscita è:

$$\frac{V_{out}}{V_{in}} = D \tag{114}$$

Come per il boost, nel funzionamento DCM del buck, si ha un'area aggiuntiva che provoca un errore sull'integrale di tensione, perché avendo una cella unidirezionale, la corrente non si può invertire. In tale intervallo la tensione ai capi dell'induttanza è nulla e sul diodo è presente la tensione di uscita. Nuovamente campionando in corrispondenza del vertice basso della triangola si trova la metà della corrente picco-picco che è diversa dal valor medio. Per questo motivo si introduce un fattore correttivo k_{cor} . Nel seguito sono descritti i passaggi per la sua definizione e per avere un controllo funzionante sia in CCM che DCM.



Fig. 4.55: Andamenti grandezze elettriche in DCM. L'area colorata rappresenta la differenza tra il funzionamento CCM e DCM.

Si pone k_{cor} come:

$$k_{cor} = d + \Delta_1 \tag{115}$$

Il periodo di commutazione viene diviso in tre intervalli, il primo in cui l'induttanza si carica, il secondo il cui si scarica e il terzo quando la corrente è nulla.

$$d + \Delta_1 + \Delta_2 = 1 \tag{116}$$

La corrente è campionata in corrispondenza del vertice della triangola.

$$i_{L_{sampl}} = \frac{\hat{\imath}_L}{2} \tag{117}$$

La corrente media che attraversa l'induttanza è pari all'area del triangolo diviso per il periodo:

$$i_{L_{avg}} = \frac{1}{T_{sw}} \int_0^{T_{sw}} i_L(t)dt = \frac{1}{2}(AreaTriangolo)\frac{1}{T_{sw}} = \frac{1}{2}\widehat{i_L}\frac{(d_q+\Delta_1)T_{sw}}{T_{sw}} = \frac{1}{2}(d_q + \Delta_1)\widehat{i_{in}} \tag{118}$$

Sostituendo (117) in (118) è possibile ottenere la relazione tra grandezza campionata e quella media.

$$i_{L_{avg}} = i_{L_{sampl}} k_{cor} \tag{119}$$

In DCM il valore di picco della corrente corrisponde all'ampiezza picco-picco:

$$\widehat{i_L} = \Delta i_{L_{pk-pk}} \tag{120}$$

Il ripple picco-picco si può esprimere con integrale della tensione sull'induttanza, si può quindi scrivere:

$$\begin{cases} \Delta i_{L_{pk-pk}} = \frac{v_{out}\Delta_1 T_{sw}}{L} \\ \Delta i_{L_{pk-pk}} = \frac{(V_{in}-V_{out})dT_{sw}}{L} \end{cases} \tag{121}$$

Eguagliando le due equazioni indicate in (121) è possibile ricavare il coefficiente correttivo in funzione di grandezze note.

$$k_{cor} = d_q + \Delta_1 = \frac{dV_{in}}{V_{out}} \tag{122}$$

La tensione media sull'interruttore è la somma tra la tensione media che si avrebbe in CCM è l'area aggiuntiva dovuta al funzionamento DCM:

$$\bar{v}_a = V_{in}d + V_{out}\Delta_2 \tag{123}$$

Il duty cycle è il rapporto tra la tensione media sull'interruttore e la tensione di ingresso.

$$d = \left[\frac{\bar{v}_a}{V_{in}} + \frac{V_{out}}{V_{in}}(k_{cor} - 1)\right] \tag{124}$$

Lo schema di controllo si deve modificare come in Fig. 4.56.



Fig. 4.56: Anello di controllo di corrente per la cella step-down.

4.3.4 Controllo

Il controllo è eseguito mediante un anello di corrente posto all'interno di un anello di tensione. L'uscita del regolatore dell'anello di tensione è la corrente di riferimento che deve essere saturata al valore massimo erogabile dal convertitore, infatti durante la ricarica CC l'anello di tensione fornisce un errore tale da portare in saturazione il regolatore alla massima corrente. L'anello di corrente è costruito per funzionare con corrente pulsata in uscita ed è utilizzato il k_{cor}. L'ultimo blocco, chiamato phase shift, si occupa di generare i due comandi per le due gambe con lo sfasamento voluto.



Fig. 4.1: Schema di controllo convertitore PS.

Il convertitore PS è un'ottima struttura attualmente usata per piccole potenza (1-5kW) per via della sua alta efficienza, densità di potenza e affidabilità. Tuttavia bisogna prestare attenzione al funzionamento a bassi carichi in quanto è possibile perdere la ZVS, che è fondamentale per l'applicazione caricabatteria.

Essendo una struttura intrinsecamente step-down si deve utilizzare un trasformatore elevatore cercando di limitare lo stress sul ponte raddrizzatore massimizzando il rapporto spire. Inoltre l'induttanza di dispersione deve essere tarata per avere un buon equilibrio tra corrente di circolazione e ZVS. Infine bisogna tenere conto della perdita di duty cylce e cercare quindi di limitare la tensione massima e induttanza dispersa.

f_s	100 kHz
t	2/3
L_d	300 nH
L_m	300 µH
L_{out}	15 µH
C_{out}	10 nF

Tab. 4.4: Componenti utilizzati per il convertitore PS.

5 Simulazione al computer

In questo capitolo sono riportati i risultati ottenuti tramite le simulazioni con i software PSIM e PLECS.

5.1 Boost PFC interleaved

Per la simulazione del boost PFC in PSIM si è usato il seguente circuito.



Fig. 5.1: Circuito utilizzato per la taratura dell'anello di corrente del PFC.

PSIM permette di avere una verifica della strategia di controllo e delle condizioni peggiori di lavoro dei dispositivi. Si cerca di rendere la simulazione quanto più possibile reale inserendo dei modelli più sofisticati con resistenze interne dei Mosfet e tensioni di soglia dei Diodi. Tuttavia non potendo simulare la presenza delle capacità delle giunzioni dei semiconduttori e non è possibile eseguire una valutazione della commutazione. In Tab. 5.1 sono mostrati i parametri utilizzati:

Rete	**Diodi Raddrizzatore**	**PFC**		**Anello di corrente**
		Componenti attivi	***Componenti passivi***	

Vgrid=230;
fgrid=50;
Lgrid=50u;
Rgrid=10m;
	vF_rectifier=0.7;
	RonD_rectifier=20m;
	Cin=1.5u;
		Ron_FET_PFC=60m;
		vF_FET_PFC_BodyD=0.7;
		Ron_FET_PFC_BodyD=25m;
		
		vF_PFC_D=0.7;
		RonD_PFC=100m;
			Cout=1000uF;
			Lin=25u
			RLin=10m;
			Vout=450;
				fci=4k;
				wci=2πfci;
				fzi=1k;
				wzi=2πfzi;
				kpi=Lin*wci;
				kii=kpi*wzi;
				fsw=100k;

Tab. 5.1: Parametri della simulazione.

In uscita non è ancora presente il condensatore realmente utilizzato perché inizialmente si studia il funzionamento dell'anello di corrente. Il riferimento è costruito sulla tensione misurata in ingresso normalizza e moltiplicato per la corrente di picco desiderata. Si può notare che sono presenti i due anelli indipendenti di corrente per mantenere equilibrata la ripartizione di potenza tra le due gambe. Nell'anello è presente il coefficiente k_{cor} introdotto nella trattazione teorica, infatti è previsto che funzioni sempre in DCM. Questa condizione deve essere verificata quando si assorbe la massima corrente. In aggiunta k_{cor} è filtrato con un filtro con frequenza di taglio pari a 50kHz.



Fig. 5.2: Schema anello di controllo della corrente assorbita.

In Fig. 5.1 è mostrata la parte di potenza mentre in Fig.5.2 il controllo che nella realtà sarà all'interno di un microcontrollore digitale. L'interfaccia tra le due sistemi è data dai convertitori digitali. In Fig. 5.3 sono mostrati i blocchi che si occupano di campionare la corrente in corrispondenza dell'ISR di ciascuna gamba. Successivamente ciascun valore ottenuto viene corretto per ottenere il valore medio.



Fig. 5.3: Acquisizione delle grandezze necessarie per il controllo.

Come si nota da Fig. 5.4 le due gambe lavorano sfasate di mezzo periodo di commutazione. La ripartizione del carico è equilibrata e la corrente nella seconda induttanza è perfettamente uguale a quella della prima, solamente traslata nel tempo, e, in conseguenza i due duty di lavoro sono uguali. Si ricorda che il segnale di comando dei due Mosfet è il complementare di quello ottenuto dal confronto della triangola con duty perché si controlla i componenti low-side.



Fig. 5.4: Verifica funzionamento interleaved delle due gambe.

In Fig. 5.5 si può verificare il funzionamento in corrente pulsata per cui la corrente è positiva solamente per un breve intervallo del periodo di commutazione. Inoltre è possibile vedere l'errore presente tra corrente campionata e quella media calcolata con un filtro di media mobile. Si campiona ciascuna corrente in corrispondenza del vertice basso della triangola e corrisponde effettivamente alla metà del valore di picco.



Fig. 5.5: Confronto tra corrente campionata e quella di media mobile.

Inserendo il k_{cor} la corrente corretta diventa uguale a quella di media mobile, verificando le equazioni ricavate dalla teoria. Inoltre si può vedere che tale coefficiente è minore dell'unita, e presenta un valore molto basso perché l'intervallo in cui la corrente è nulla è molto ampio.



Fig. 5.6: Validazione coefficiente correttivo.

Si possono verificare le forme d'onda ipotizzate durante la trattazione teorica (Fig.4.12) analizzando la figura seguente Fig. 5.7. Sia la tensione sul Mosfet che sull'induttanza sono a tre livelli. Quando la corrente è nulla non vi è differenza di potenziale ai capi dell'induttanza.



Fig. 5.7: Forme d'onda funzionamento DCM.

Si può verificare il funzionamento del PFC espandendo la scala temporale e rapportando la tensione in ingresso raddrizzata con la corrente. Sono mostrate le due correnti nelle gambe, il valore medio, che coincide con il valore corretto, ha un andamento diverso da quello campionato. Rispetto al funzionamento CCM il duty-cycle, quando la tensione in ingresso è nulla, non raggiunge il valore unitario ma a causa del fattore correttivo viene limitato a valori molto bassi.



Fig. 5.8: Andamento delle correnti nelle gambe e della tensione in ingresso. Simulazione svolta con rete europea e carico massimo.

In Fig. 5.8 si può notare che k_{cor}, quando la tensione è nulla, raggiunge il suo valore minimo perché l'intervallo di conduzione della corrente è molto minore di quello in cui rimane nulla. Il valore massimo è 0.8 per cui si rimane sempre in DCM.

In Fig. 5.9 è indicato l'andamento della corrente corretta che segue molto bene il riferimento dell'anello. In tutti i grafici la corrente è mostrata con segno negativo, questo perché nella costruzione dell'anello di controllo si usa la convenzione della cella buck.



Fig. 5.9: Confronto della corrente di riferimento con quella corretta.

La rete vede il convertitore come se fosse una resistenza, infatti la corrente sull'induttanza di rete è una sinusoide pura in fase con la tensione. In aggiunta si può accertare che il valore della capacità in ingresso non crea problemi quando la tensione di rete è nulla, infatti la tensione raddrizzata si annulla e quindi la corrente di rete non presenta gradini.



Fig. 5.10: In alto il confronto tra la tensione di rete e quella raddrizzata, in basso la corrente di rete.

5.2 Convertitore LLC

Il circuito utilizzato per la simulazione PSIM è il seguente.



Fig. 5.11: Circuito di potenza convertitore LLC per simulazione PSIM.

Come per il PFC si sono utilizzati i modelli dei semiconduttori con resistenza e caduta di tensione in conduzione. I parametri utilizzati sono indicati in Tab. 5.2.

Ponte DC-DC	Circuito risonante	Trasformatore AF	Ponte raddrizzatore	Batteria	Controllo
vdc=400 RonFET=10m RonDFET=10m VthDFET=0.7 td=700n	l=0.23 Lr=Lm*l fr=100k; Cr=1/(39.478*Lr*fr^2)	Lm=150u Rp=10m Rs=10m n=1.27 Ns=1; Np=Ns*n Rp=10m Rs=10m	Lout=10u Cout=47u VthD=0.7 RonD=10m	Ebat=500 Rbat=10m Pout=3300 Rload= Ebat ^2/Pout	fci=5k wci=2*3.141593*fci wzi=wci/1.73 kpi=wci*Ls kii=wzi*kpi kid=0 iRef=Pout/Vout

Tab. 5.2: Parametri utilizzati per la simulazione PSIM.

I comandi delle due gambe sono delle quadre con D=0.5. La tensione è perciò una quadra con valor medio nullo, Fig.5.12.



Fig. 5.12: Segnali di comando del ponte DC-DC.



Fig. 5.13: Correnti nel circuito risonante nel caso $f_s<f_{r1}$.

In Fig. 5.13 sono mostrate le correnti nel circuito risonante quando si è in funzionamento step-up. Sono evidenti i due intervalli in cui si ha trasferimento di potenza in uscita, e la corrente è la differenza tra i_p e i_m. Nella figura successiva Fig. 5.14 sono mostrate le correnti in uscita al raddrizzatore. La corrente di batteria è filtrata e corrisponde al valore medio di quella in uscita, infatti è il condensatore C_{out} che si fa carico del ripple ad alta frequenza.



Fig. 5.14: Andamento delle correnti nel filtro in uscita al ponte raddrizzatore con $f_s<f_{r1}$.

In Fig. 5.15 sono mostrate le tensioni sui componenti del circuito risonante. Come riferimento si usa la corrente i_p che rende ben evidente i due intervalli di conduzione. Quando la corrente in uscita è nulla la tensione ai capi dell'avvolgimento del trasformatore non è più quella di batteria, ma dipende dalla corrente che circola nell'induttanza di magnetizzazione. Inoltre si può vedere che in tale periodo la corrente non è esattamente costante.



Fig. 5.15: Tensioni sul circuito risonante con $f_s<f_{r1}$.

In ultimo si può controllare che la corrente totale è in ritardo rispetto alla tensione di alimentazione e pertanto è possibile raggiungere la ZVS.



Fig. 5.16: Tensione e corrente ai capi del ponte DC-DC.

Se si porta il convertitore a funzionare con tensione di batteria minima, si entra nella modalità step-down. La corrente in uscita non si annulla e si perde la ZCS sul ponte in uscita. Le forme d'onda in Fig.5.17 sono come quelle analizzate in teoria. Come nel caso precedente la corrente erogata dal ponte è in ritardo rispetto alla tensione di alimentazione.



Fig. 5.17: Correnti con funzionamento $f_s > f_{r1}$.

In Fig. 5.18 sono mostrate le tensioni sul circuito risonante. Essendo i diodi sempre in conduzione la tensione ai capi del trasformatore è sempre forzata a quella di batteria.



Fig. 5.18: Tensioni con funzionamento $f_s > f_{r1}$.

5.2.1 Modello approssimato lineare

Si analizza la risposta del convertitore ad un gradino di corrente di riferimento, con tre possibili strategie di controllo. La prima studiata è la approssimazione della caratteristica di funzionamento con una retta passante per il punto (1,1). È una approssimazione che può andare bene se il convertitore lavora stabilmente alla frequenza di risonanza ed è quindi necessario regolare in un piccolo intervallo di frequenze.

Lo schema a blocchi utilizzato è rappresentato in Fig. 5.19. Le grandezze misurate vengono filtrate prima di essere utilizzate per il controllo perché la frequenza di commutazione è molto elevata e tutti i sensori si comportano come dei filtri.



Fig. 5.19: Schema di controllo del convertitore LLC con modello lineare.

Per migliorare la dinamica del sistema si aggiunge in catena diretta la tensione di batteria misurata. Allo stato iniziale il convertitore deve partire commutando con la frequenza massima possibile, condizione in cui in qualsiasi caso non eroga corrente, e poi diminuire la frequenza di commutazione fino a quella necessaria per il punto di lavoro in esame. Per ottenere questo comportamento si inserisce una saturazione alla tensione di feedforward che la limita tra il valore minimo e il massimo di batteria.



Fig. 5.20: Risposta al gradino di corrente con modello lineare, E_{bat}=500V, P=3.3kW.

In Fig. 5.20 è mostrata la risposta ad un gradino di corrente. La frequenza di commutazione inizialmente è ad un valore superiore a quello di regime. L'anello di corrente sembra rispondere in ritardo al gradino perché deve prima abbassare la propria frequenza di commutazione e solamente sotto una certa soglia (che corrisponde alla frequenza di cut-off alla determinata tensione di batteria) inizierà a regolare la potenza erogata. Nel momento in cui si entra nella zona di regolazione l'anello risponde velocemente allo stimolo. La dinamica è sovra smorzata.



Fig. 5.21: Risposta al gradino di corrente con modello lineare, E_{bat}=350V, P=3.3kW.

La Fig. 5.21 mostra il caso con ricarica a potenza massima ma con tensione di batteria pari a 350V. Come previsto dall'analisi teorica a regime la frequenza di commutazione deve essere minore di quella del caso precedente n cui si avevano 500V. L'intervallo di tempo in cui il regolatore sembra non rispondere allo stimolo è diminuito, dovuto ad una maggiore frequenza di cut-off per tale tensione. Inoltre la risposta è sotto smorzata, nuovamente come previsto dalla teoria, infatti più ci si avvicina alla frequenza di risonanza e più i poli diventano meno smorzati. Il modello approssimato da una retta non permette quindi di eliminare la variazione della banda passante in base al punto di funzionamento. Graficamente poteva essere visto anche da Fig. 4.44 a), in cui si hanno grandi differenze tra la retta e le curve reali a basse frequenze.



Fig. 5.22: Risposta al gradino di corrente con modello lineare, E_{bat}=280V, P=3.3kW.

Il comportamento in Fig. 5.22 è notevolmente diverso dalle precedenti e da quello che si aspettava dalla teoria. Il motivo è da cercare nella frequenza di commutazione all'istante iniziale in cui non si trova al massimo possibile ed è addirittura inferiore a quella di regime. Si ha questa situazione perché la retta che approssima le curve ha una pendenza molto bassa pertanto tale guadagno non è sufficiente per far avere inizialmente la massima frequenza assoluta.

5.2.2 Modello con look-up table

Il secondo controllo è mediante le tabelle look-up. L'anello è simile al caso precedente ma varia il blocco che simula il comportamento non lineare del convertitore. Si inserisce una tabella che in ingresso ha il guadagno da realizzare e in uscita fornisce la frequenza di commutazione normalizzata. Si prende in considerazione la curva che permette di erogare potenza nulla alla massima tensione di batteria in quanto permette di avere il maggior range di guadagno a parità di frequenza massima e minima.



Fig. 5.23: Schema di controllo mediante look-up table.

Di seguito sono riportate le risposte ottenute con le stesse condizioni del controllo precedente. In aggiunta sono indicate la tensione ai capi del condensatore e il flusso all'interno del trasformatore. In Fig. 5.24 la risposta al gradino è sovra smorzata e si ha il flusso minimo perché siamo lavorando alla frequenza massima. Non è presente il ritardo di risposta perché la massima frequenza corrisponde a quella di cut-off per la attuale tensione di batteria.



Fig. 5.24: Risposta al gradino di corrente con look-up table, E_{bat}=280V e P=3.3kW.

La Fig. 5.25 rappresenta la condizione con tensione di batteria superiore, la frequenza di commutazione diminuisce e si porta al di sotto di quella di risonanza. La risposta è sotto smorzata, come previsto dalla teoria. Il flusso aumenta e la tensione del condensatore è maggiore.



Fig. 5.25: Risposta al gradino di corrente con look-up table, E_{bat}=350V, P=3.3kW.

Infine in Fig. 5.26 è mostrato il caso con tensione massima, la frequenza di lavoro si porta al minimo possibile cioè nel punto più vicino a alla frequenza della seconda risonanza. La tensione del condensatore e il flusso nel trasformatore sono i massimi. Si inserisce il ritardo di risposta e si ha una dinamica sotto smorzata.



Fig. 5.26: Risposta al gradino di corrente con look-up table, E_{bat}=500V, P=3.3kW.

Anche questa tipologia di controllo non elimina completamente il problema della banda variabile, tuttavia si ha un comportamento globalmente migliore rispetto al primo controllo.

Si può pensare di ottenere risultati ancora più soddisfacenti se si utilizzasse una matrice multidimensionale, in cui all'ingresso si fornisce sia il guadagno che la potenza di ricarica della batteria. Inserendo più curve si può approssimare meglio il comportamento reale.

5.2.3 Modello inverso

Il blocco che realizza la trasformazione da tensione di riferimento a frequenza di switching è il modello inverso di (66), [14]. Al di fuori di questo blocco l'anello è identico ai precedenti (Fig. 5.27).



Fig. 5.27: Schema di controllo con modello inverso.

L'equazione da risolvere è del sesto grado. Pertanto è necessario definire le seguenti variabili:

$$x = f_s^2 \tag{125}$$

$$a = Q^2 \tag{126}$$

$$b = (1+l)^2 - 2Q^2 - v_{0Ref}^2 \tag{127}$$

$$c = Q^2 - 2l(1+l) \tag{128}$$

$$d = l^2 \tag{129}$$

In Fig. 5.28 sono mostrati i blocchi per realizzare tali definizioni.



Fig. 5.28: Definizione grandezze a, b, c, d.

Si ottiene in questo modo un'equazione di terzo grado della forma (130).

$$ax^3 + bx^2 + cx + d = 0 \tag{130}$$

Utilizzando la formula di Cardano è possibile trovare le soluzioni, però è necessario definire prima il segno del discriminante Δ e le variabili q, p.

$$p = \frac{3ac - b^2}{3a^2} \tag{131}$$

$$q = \frac{2b^3 - 9abc + 27a^2 d}{27a^3} \tag{132}$$

$$\Delta = \frac{q^2}{4} + \frac{p^3}{27} \tag{133}$$



Fig. 5.29: Definizione del discriminante per la risoluzione con la formula di Cardano.

In base al segno del discriminante si hanno tre formulazione diverse:

1) $\Delta > 0$:

$$x_1 = \sqrt[3]{-\frac{q}{2} + \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}} + \sqrt[3]{-\frac{q}{2} - \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}} - \frac{b}{3a} \tag{134}$$

$$x_2 = \sqrt[3]{-\frac{q}{2} + \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}}\,\omega + \sqrt[3]{-\frac{q}{2} - \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}}\,\omega^2 - \frac{b}{3a} \tag{135}$$

$$x_3 = \sqrt[3]{-\frac{q}{2} + \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}}\,\omega^2 + \sqrt[3]{-\frac{q}{2} - \sqrt{\frac{q^2}{4} + \frac{p^3}{27}}}\,\omega - \frac{b}{3a} \tag{136}$$

$$\omega = \frac{-1+\sqrt{3}i}{2} \tag{137}$$

2) $\Delta = 0$:

$$x_1 = \sqrt[3]{-\frac{q}{2}} + \sqrt[3]{-\frac{q}{2}} - \frac{b}{3a} \tag{138}$$

$$x_2 = x_3 = \sqrt[3]{-\frac{q}{2}}\,\omega + \sqrt[3]{-\frac{q}{2}}\,\omega^2 - \frac{b}{3a} \tag{139}$$

3) $\Delta < 0$:

$$x_1 = 2\sqrt{-\frac{q}{2}}\cos\frac{\theta}{3} - \frac{b}{3a} \tag{140}$$

$$x_2 = 2\sqrt{-\frac{q}{2}}\cos\left(\frac{\theta}{3} + 120^\circ\right) - \frac{b}{3a} \tag{141}$$

$$x_3 = 2\sqrt{-\frac{q}{2}}\cos\left(\frac{\theta}{3} - 120^\circ\right) - \frac{b}{3a} \tag{142}$$

$$\theta = arcos\frac{-q\sqrt{-27p}}{2p^2} \tag{143}$$



Fig. 5.30: schema di controllo che calcola la soluzione dell'equazione di terzo grado.

La frequenza di commutazione corrisponde alla radice quadrata della soluzione. Si prendono in considerazioni soltanto le soluzioni positive reali. Nel caso $\Delta > 0$ la soluzione è calcolata dalla (134) perché è l'unica reale positiva, mentre per $\Delta \leq 0$ si prende il valore massimo tra le soluzioni x_1, x_2, x_3.



Fig. 5.31: Calcolo di f_s partendo dalle soluzioni x_1, x_2, x_3.

Nelle figure successive è mostrata la risposta al gradino di corrente di riferimento. Con questa tipologia di controllo si continua ad avere una banda variabile in quanto il modello utilizzato segue la FHA che è frutto essa stessa di una approssimazione.



Fig. 5.32: Risposta al gradino di corrente con modello inverso, E_{bat}=280V, P=3.3kW.



Fig. 5.33: Risposta al gradino di corrente con modello inverso, E_{bat}=350V, P=3.3kW.



Fig. 5.34: Risposta al gradino di corrente con modello inverso, E_{bat}=500V, P=3.3kW.

Pur avendo ottenuto un miglioramento nella risposta, non è una tecnica di controllo conveniente. L'elevato numero di calcoli complessi (radici cubiche e divisioni) lo rendono particolarmente oneroso per il tempo di calcolo sia nella simulazione circuitale che per il microcontrollore. Nel caricabatteria in studio si è scelto di utilizzare un microcontrollore unico per gestire i due stadi del convertitore e le comunicazioni. La routine di calcolo è eseguita a 20kHz e in ogni periodo si hanno a disposizione 50µs per fare tutte le acquisizioni, i conti e gestire le comunicazioni. Tale tempo non è sufficiente, bisognerebbe ricorrere a controllori di prestazione molto elevate con conseguente aumento del costo e della complessità di programmazione.

5.2.4 Risposta con ripple sulla tensione in ingresso

Dall'analisi si è compreso che tra i tre tipi di controllo le look-up table forniscono il miglior compromesso tra comportamento e tempo di calcolo. Per questo motivo, utilizzandolo come riferimento, si inserisce nel convertitore LLC un generatore in ingresso che rappresenta il ripple della tensione in uscita al PFC. Il valore picco-picco è di 20V.

In Fig.5.35 è rappresentata la risposta con massima tensione di batteria, la risposta è leggermente sotto smorzata e si ha una buona reiezione del disturbo.



Fig. 5.35: Risposta al gradino di corrente con tensione in ingresso con ripple. Ebat=500V, P=3.3kW.

In Fig.5.36 il caso con $v_{bat} = 350V$, essendo a frequenza di commutazione vicina a quella di risonanza si ha un comportamento poco smorzato e infatti la corrente ha un comportamento molto nervoso. La reiezione al disturbo additivo del ripple di tensione è molto buono.



Fig. 5.36: Risposta al gradino di corrente con tensione in ingresso con ripple, E_{bat}=350V, P=3.3kW.

In Fig. 5.37 si è con batteria scarica, il comportamento è sovra smorzato e il disturbo del ripple è evidente.



Fig. 5.37: Risposta al gradino di corrente con tensione in ingresso con ripple, E_{bat}=280V, P=3.3kW.

5.3 Convertitore PS

Il circuito utilizzato per la simulazione PSIM è il seguente:



Fig. 5.38: Circuito utilizzato nella simulazione PSIM per il convertitore PS.

Il convertitore è dimensionato per funzionare con corrente in uscita discontinua, quindi, nel controllo si introduce il k_{cor} per eliminare l'errore. Rispetto all'analisi teorica (Fig.4.1) la corrente misurata non viene moltiplicata per il fattore correttivo, infatti è formata da un valore medio sovrapposto ad un ripple alla frequenza di commutazione che essendo molto alta rende facilmente eliminabile l'oscillazione. L'anello di corrente è chiuso con la corrente filtrata, cioè con il valore medio effettivo.



Fig. 5.39: Anello di controllo del PS.

In Fig. 5.40 sono mostrati i due comandi dei mosfet con il relativo tempo di ritardo. La tensione ai capi del ponte è effettivamente una forma d'onda a tre livelli la cui durata dipende dallo sfasamento dei comandi. La tensione in uscita non corrisponde alla raddrizzata della tensione in ingresso perché lavora in modalità DCM, e, la corrente totale erogata dal ponte non si annulla. Pertanto durante tale intervallo di tempo l'induttanza di magnetizzazione e dispersione del trasformatore sono cortocircuitate e mantengono costante la corrente che avevano all'istante iniziale. La perdita di duty-cycle è molto bassa, non vi è una differenza visibile tra tensione di alimentazione v_pe quella ai capi del trasformatore v_{sec}. Inoltre nell'intervallo in cui l'induttanza di uscita si scarica sulla batteria, la tensione sul trasformatore non è esattamente zero perché dipende dal rapporto tra le induttanze. Tuttavia avendo un alto rapporto la tensione si può approssimare come se fosse nulla.



Fig. 5.40: Segnali di comando delle gambe del ponte. In basso la tensione generata e quella presenta a capi della batteria.



Fig. 5.41: Andamento della tensione controllata v_p, quella ai capi del trasformatore v_{sec} e la corrente totale erogata i_p.



Fig. 5.42: Grandezze di uscita con E_{bat}=500V, P=3kW.

Quando la corrente i_{out}è nulla, la tensione ai capi dell'induttanza L_{out}è nulla e quindi la tensione sul ponte raddrizzatore è forzata a quella della batteria.

In Fig. 5.42 si può verificare il funzionamento dell'anello di corrente, la corrente media sulla batteria a regime è uguale al riferimento imposto nonostante la corrente sia pulsata.

In Fig. 5.43 è mostrata la risposta al gradino di corrente.



Fig. 5.43: Risposta al gradino di corrente.

5.4 Caricabatteria completo

Dei due convertitore DC/DC inizialmente ipotizzati si decide di utilizzare il PS. Il caricabatteria completo viene simulato tramite il software PLECS perché in seguito tale simulazione servirà per la verifica sperimentale.

Lo schema utilizzato per la simulazione e controllo è mostrato in Fig. 5.44. Si sono introdotti dei filtri sulle grandezze misurate per rappresentare il comportamento dei sensori, inoltre il controllo non è più svolta tramite blocchi ma tramite programma in C contenuto all'interno del blocco denominato "Control".



Fig. 5.44: Simulazione PLECS convertitore completo.

L'anello di tensione del PFC si esegue ogni 200Hz, campionando a tale frequenza si acquisiscono due campioni per ogni periodo del ripple. In questo modo, facendo la media tra tali

valori, si ottiene sempre il valore medio della tensione v_{dc}. Inizialmente il controllo porta la tensione del dc-link dal valore iniziale (corrisponde al picco della tensione di ingresso, dovuto dal circuito di precarica) fino al valore di 400V e poi successivamente si fornire il riferimento di corrente al convertitore DC/DC.



Fig. 5.45: In alto l'andamento della tensione del dc-link, in basso la corrente di batteria.

In Fig. 5.45 sono rappresentati i riferimenti degli anelli di controllo e le variabili misurate. Inizialmente la tensione è pari al picco di quella di rete, poi con una rampa si porta la tensione pari a 400V. In questo periodo il riferimento della corrente in uscita è nulla e infatti il ripple di tensione è minimo. Solamente dopo 150ms, quando la tensione è massima, si fornisce una rampa di riferimento della corrente. Come ci si aspetta la tensione del bus è la prima a subire questa conseguenza e diminuisce. L'anello di controllo del PFC entra in azione per riportare il tutto alle condizioni iniziali e infatti la tensione ora presenta la caratteristica ondulazione a 100Hz tipici del monofase.



Fig. 5.46: Andamento della tensione e corrente di rete, in basso la tensione in ingresso al boost.

Da Fig. 5.46 e Fig.5.47 si può validare il funzionamento del PFC, la corrente assorbita non è distorta e ha fattore di potenza unitario. Nell'intervallo di tempo in cui la tensione del dc-link è

massima e la corrente assorbita è nulla, la tensione raddrizzata non si annulla. Durante il funzionamento a carico massimo la corrente rimane pulsata (infatti $k_{cor} < 1$) e segue il riferimento fornito.



Fig. 5.47: Verifica funzionamento PFC.

Per migliorare il comportamento del PFC a basso carico si può pensare di comandare una sola gamba ogni semiperiodo della tensione di rete. Si perde il vantaggio del funzionamento interleaved, la corrente ha un ripple a 100kHz, ma con basse correnti permette di avere una miglior regolazione. In Fig. 5.48 è mostrato l'andamento delle correnti in tale funzionamento. Nel complesso le due gambe sono equamente sfruttate.



Fig. 5.48: Funzionamento PFC a basso carico.

6 Programmazione microcontrollore

Il microcontrollore (µC) è il dispositivo che si occupa di gestire il funzionamento del caricabatteria. I driver dei Mosfet, i relè di precarica, sistemi di comunicazione e i sensori sono tutti connessi e sotto il costante controllo di tale chip. All'interno vi risiedono tutti gli elementi necessari per il suo funzionamento, dall'ALU che svolge le funzioni matematiche e logiche, all'unità di controllo e alle memorie RAM e ROM. In aggiunta vi sono numerose periferiche specializzate per l'esecuzione di task specifici in base all'applicazione. I produttori per ogni campo di lavoro forniscono a catalogo alcuni µC dedicati, permettendo quindi di avere un buon compromesso tra costo, tempo di sviluppo e prestazioni fornite.

Per la power electronics alcuni dei moduli necessari sono:

- Porte di ingresso e uscita: per ricevere e generare segnali di controllo, ad esempio per i driver dei mosfet, per ricevere un comando di reset, per segnalare la fine/inizio di una procedura.
- Timer: periferiche che si occupano di misurare in modo autonomo, via hardware, la durata di un intervallo temporale o di fornire segnali di confronto per ad esempio i Timer PWM che eseguono il confronto tra la triangola di commutazione e il duty dei Mosfet.
- Convertitori AC/DC: fondamentali per acquisire i segnali misurati dai sensori e trasformarli in grandezze maneggiabili dal controllore.
- Convertitore DC/AC: svolgono l'operazione inversa del convertitore AC/DC e sono utili in particolare durante l'operazione di debug.
- Moduli di comunicazione CAN, USART, SPI: per permettere il dialogo tra controllore e sistemi digitali esterni.

Nei µC in commercio esistono numerose altre periferiche. Per scegliere un microcontrollore adatto all'applicazione è necessario conoscere le prestazioni del core ed esattamente quante e quali periferiche sono necessarie.

Considerata la struttura del caricabatteria si è scelto di adottare il seguente chip: STM32F303RE. L'obiettivo di questo capitolo è descrivere la programmazione del dispositivo e verificare l'idoneità a svolgere tutte le operazioni nel tempo di controllo.

6.1 STM32F303RE

Per la valutazione dell'integrato si fornisce agli sviluppatori una scheda chiamata NUCLEO 64, che al suo interno presenta dei connettori, LED di segnalazione, oscillatori e la circuiteria per la programmazione al PC tramite JTAG. Il core è un ARM©-M4 che permette di lavorare con un clock fino a 72 MHz ed è dotato di Floating Point Unit (FPU) così si possono eseguire in modo veloce ed efficiente i calcoli con variabili float. È una struttura a 32 bit e l'errore di quantizzazione è assolutamente trascurabile in quanto si discretizza su 2^{32} valori.



Fig. 6.1: Pinout microcontrollore STM32F303.

Il microcontrollore è posizionato all'interno di un involucro LQFP64 di dimensioni 10mmX10mm e presenta 64 terminali di connessione Fig. 6.1. I connettori della scheda NUCLEO 64 sono sia di tipo Arduino che ST morpho. In Fig. 6.2 sono elencate le principali caratteristiche del prodotto, evidenziando tutte le periferiche presenti..

life.augmented

STM32F303xD STM32F303xE

ARM® Cortex®-M4 32b MCU+FPU, up to 512KB Flash, 80KB SRAM, FSMC, 4 ADCs, 2 DAC ch., 7 comp, 4 Op-Amp, 2.0-3.6 V

Datasheet - production data

Features

- Core: ARM® Cortex® -M4 32-bit CPU with 72 MHz FPU, single-cycle multiplication and HW division, 90 DMIPS (from CCM), DSP instruction and MPU (memory protection unit)
- Operating conditions:
  - V_{DD}, V_{DDA} voltage range: 2.0 V to 3.6 V
- Memories
  - Up to 512 Kbytes of Flash memory
  - 64 Kbytes of SRAM, with HW parity check implemented on the first 32 Kbytes.
  - Routine booster: 16 Kbytes of SRAM on instruction and data bus, with HW parity check (CCM)
  - Flexible memory controller (FSMC) for static memories, with four Chip Select
- CRC calculation unit
- Reset and supply management
  - Power-on/Power-down reset (POR/PDR)
  - Programmable voltage detector (PVD)
  - Low power modes: Sleep, Stop and Standby
  - V_{BAT} supply for RTC and backup registers
- Clock management
  - 4 to 32 MHz crystal oscillator
  - 32 kHz oscillator for RTC with calibration
  - Internal 8 MHz RC with x 16 PLL option
  - Internal 40 kHz oscillator
- Up to 115 fast I/Os
  - All mappable on external interrupt vectors
  - Several 5 V-tolerant
- Interconnect matrix
- 12-channel DMA controller
- Four ADCs 0.20 µs (up to 40 channels) with selectable resolution of 12/10/8/6 bits, 0 to 3.6 V conversion range, separate analog supply from 2.0 to 3.6 V
- Two 12-bit DAC channels with analog supply from 2.4 to 3.6 V
- Seven ultra-fast rail-to-rail analog comparators with analog supply from 2.0 to 3.6 V
- Four operational amplifiers that can be used in PGA mode, all terminals accessible with analog supply from 2.4 to 3.6 V



- Up to 24 capacitive sensing channels supporting touchkey, linear and rotary touch sensors
- Up to 14 timers
  - One 32-bit timer and two 16-bit timers with up to four IC/OC/PWM or pulse counter and quadrature (incremental) encoder input
  - Three 16-bit 6-channel advanced-control timers, with up to six PWM channels, deadtime generation and emergency stop
  - One 16-bit timer with two IC/OCs, one OCN/PWM, deadtime generation and emergency stop
  - Two 16-bit timers with IC/OC/OCN/PWM, deadtime generation and emergency stop
  - Two watchdog timers (independent, window)
  - One SysTick timer: 24-bit downcounter
  - Two 16-bit basic timers to drive the DAC
- Calendar RTC with Alarm, periodic wakeup from Stop/Standby
- Communication interfaces
  - CAN interface (2.0B Active)
  - Three I^2C Fast mode plus (1 Mbit/s) with 20 mA current sink, SMBus/PMBus, wakeup from STOP
  - Up to five USART/UARTs (ISO 7816 interface, LIN, IrDA, modem control)
  - Up to four SPIs, 4 to 16 programmable bit frames, two with multiplexed half/full duplex I2S interface
  - USB 2.0 full speed interface with LPM support
  - Infrared transmitter
- SWD, Cortex® -M4 with FPU ETM, JTAG
- 96-bit unique ID

Table 1. Device summary

Reference	Part number
STM32F303xD	STM32F303RD, STM32F303VD, STM32F303ZD.
STM32F303xE	STM32F303RE, STM32F303VE, STM32F303ZE.

This is information on a product in full production. www.st.com

Fig. 6.2: Scheda di presentazione STM32F303 [16].

Lo schema seguente riporta la struttura a blocchi del microcontrollore (Fig.6.3). La comunicazione tra CPU e le periferiche è realizzata mediante dei bus, le cui caratteristiche variano in base alla tipologia AHB1/2 oppure APB1/2. I riquadri evidenziati corrispondono a quelli configurati per l'utilizzo del caricabatteria.



Fig. 6.3: Diagramma a blocchi microcontrollore STM32F303x, in rosso sono evidenziate le periferiche principali configurate per il controllo.

La programmazione è realizzata mediante la scrittura di valori numeri all'interno dei registri di configurazione. Per far ciò è necessario prima conoscere lo schema di funzionamento di ciascuna periferica, infatti per ogni microcontrollore viene fornito una manuale contenente tali informazioni [17].

6.1.1 GPIO

Le General-purpose I/O (GPIO) sono le porte che permettono la comunicazione con l'esterno. Esistono otto porte denominate con la sigla GPIOx (dove x=A,..,H) e ogni volta che si vuole collegare la CPU o una periferica con l'esterno è necessario configurare il PIN associato (Fig. 6.4).



Fig. 6.4: Struttura a blocchi di un singolo PIN di ingresso o uscita.

Se configurato come input digitale il segnale di ingresso passa attraverso ai diodi di protezione che limitano la tensione massima e minima, attraverso le resistenze di Pull-up e Pull-down ed entra in un trigger di Schmitt, cioè un circuito anti rimbalzo che elimina i disturbi in ingresso. Infine è memorizzato sul registro IDR (input data register). Tuttavia se il dato in ingresso è analogico si bypassa il comparatore ed è subito disponibile per le periferiche analogiche.
Se è utilizzato come output digitale l'uscita può essere comandata in open-drain oppure push-pull e il valore dipende dal registro ODR (output data register), viceversa se è un output analogico il segnale viene direttamente mandato sul pin corrispondente.
Le alternate function mettono in contatto il pin con la periferica voluta.

6.1.2 Timer

All'interno del µC sono presenti numerosi timer con mansioni diverse tra di loro. Gli advanced-control timer sono i più performanti, i general-purpose presentano minori funzionalità e i basic che hanno una struttura molto semplice e con pochi gradi di libertà.

Timer type	Timer	Counter resolution	Counter type	Prescaler factor	DMA request generation	Capture/ compare channels	Complementary outputs
Advanced	TIM1, TIM8, TIM20	16-bit	Up, Down, Up/Down	Any integer between 1 and 65536	Yes	4	Yes
General-purpose	TIM2	32-bit	Up, Down, Up/Down	Any integer between 1 and 65536	Yes	4	No
General-purpose	TIM3, TIM4	16-bit	Up, Down, Up/Down	Any integer between 1 and 65536	Yes	4	No
General-purpose	TIM15	16-bit	Up	Any integer between 1 and 65536	Yes	2	1
General-purpose	TIM16, TIM17	16-bit	Up	Any integer between 1 and 65536	Yes	1	1
Basic	TIM6, TIM7	16-bit	Up	Any integer between 1 and 65536	Yes	0	No

Fig. 6.5: Tipologie di timer presenti all'interno del microcontrollore STM32F303.

La struttura di un advanced-control timer è mostrata il Fig. 6.6. I blocchi nella parte alta della figura regolano la sincronizzazione del contatore, nella parte centrale sono presenti i quattro canali per l'output compare e l'input capture e in basso la logica per la funzione break. Questi timer possono generare in uscita dei segnali PWM con tempi morti e segnali per la sincronizzazione con altre periferiche.



Fig. 6.6: Struttura advanced-control timer.

I general-purpose timer (Fig. 6.7) sono molto simili agli advanced-control, ma non sono presenti i blocchi per la funzione break, hanno meno canali e non si possono generare segnali PWM con tempi morti.



Fig. 6.7: General-purpose timer.

Il nucleo dei timer è formato da due componenti, un contatore che si incrementa ad ogni colpo di clock fino ad arrivare in corrispondenza del valore massimo dove si azzera, e un comparatore che esegue il confronto tra un segnale e il valore del contatore. Se la periferica è utilizzata in output-compare il segnale di confronto è inviato in uscita sul pin corrispondente, viceversa con capture-compare il segnale di confronto è prelevato dal pin. La modalità in uscita è utile per generare i comandi PWM degli interruttori, mentre quella input per misurare un intervallo di tempo oppure per acquisire i segnali di un encoder. A ciascun canale corrisponde un comparatore e può essere utilizzato indipendentemente dal lavoro svolto dagli altri canali, tuttavia il contatore è comune per tutta la periferica.

È possibile stabilire il comportamento delle varie parti configurando i corrispondenti registri:

- **Clock:** è la sorgente da utilizzare come segnale per incrementare o decrementare il contatore. Può essere il clock del sistema oppure un'onda proveniente da un canale esterno.

- **Sincronizzazione:** l'avvio, la fine e il reset del contatore possono essere sintonizzati con segnali provenienti da altre periferiche. Inoltre è possibile generare segnali di sincronizzazione per altri timer, ADC oppure DAC.
- **Contatore:** si può scegliere la modalità di conteggio se contatore up, down oppure center-alligned ovvero contare dallo zero fino al valore massimo e poi tornare a zero.
- **Output Compare:** il risultato del confronto può essere utilizzato per lanciare un interrupt o un segnale in confronto. È possibile comandare il pin di uscita in funzione del compare e inserire un tempo morto tra il canale positivo e negativo.
- **Capture Compare:** in ingresso al pin si ha un segnale che può essere filtrato oppure scalato per eseguire un confronto con il contatore. Può essere utilizzato come clock del timer.

In Fig. 6.8 è mostrato in dettaglio i blocchi che permetto il condizionamento del segnale in uscita al comparatore. Per ciascuna fase sono indicati i registri utilizzati per la configurazione. Ad esempio nel registro TIMx->CCMR1 (Capture/compare mode register 1) i 4 bit chiamati OC1M[3:0] definiscono il comportamento del segnale OC1REF in funzione del risultato della comparazione [18].



Fig. 6.8: Blocchi di condizionamento segnale di uscita.

6.1.3 Convertitore ADC

Il cuore della periferica è il convertitore ADC ad approssimazioni successive. La conversione è attuata tramite una logica dicotomica, partendo dal bit più significativo MSB si costruisce il valore numerico sino al bit meno significativo LSB. Un circuito sample&hold si occupa di campionare il segnale in ingresso e di mantenere tale valore per tutta la durata della conversione, successivamente un comparatore esegue il confronto tra il segnale campionato e uno pari alla metà del fondo scala (corrisponde ad avere MSB=1 e tutti gli altri bit a 0). Se il risultato del confronto è positivo si mantiene il bit a 1, altrimenti si pone a zero perché il segnale campionato è minore della metà del fondo scala. Al ciclo seguente si pone a 1 il bit successivo eseguendo ogni volta il confronto per stabilire il segno. Definito *n* il numero di bit il convertitore ha bisogno di *n* cicli per terminare l'operazione, indipendentemente dal valore assunto dall'ingresso. Tale tecnica presenta un buon compromesso tra velocità di conversione e costo, perché diminuendo la risoluzione numerica è possibile raggiungere velocità superiori.

Il tempo totale di conversione è la somma del tempo di campionamento, cioè l'intervallo temporale in cui si connette il condensatore del circuito S&H alla sorgente del segnale, e dei cicli di conversione.

$$T_{conv} = T_{sampl} + 12.5 ADC\ clock\ cycles \tag{144}$$

Si possono eseguire conversioni di singoli canali, conversioni continue oppure con gruppi di canali agendo sul multiplexer in ingresso. Lo start of conversion può essere fornito tramite codice software oppure con dei trigger hardware forniti da timer o altre periferiche. I dati convertiti vengono scritti sui dei registri e possono essere inviati alla DMA, che si occupa di traferire in memoria tali valori in modo indipendente dalla CPU. I canali in ingresso possono essere di tipo differenziale oppure unipolari e avere come riferimento la massa della periferica. Prima di poter essere utilizzata si deve attendere lo start-up del regolatore di tensione e la calibrazione del SAR. In Fig. 6.9 è mostrato lo schema a blocchi della periferica ADC.



Fig. 6.9: Diagramma a blocchi periferica ADC.

L’analog window watchdog permette di monitorare in tempo reale il segnale campionato confrontando la sua ampiezza con una banda limite. Se il segnale campionato esce dalla banda si setta a 1 il segnale ADCy_AWDx_OUT, altrimenti è posto a valore nullo. In corrispondenza del suddetto evento è possibile lanciare un interrupt per informare il controllo dello sforamento dell’area protetta. Il limite inferiore e superiore possono essere scelti in fase di programmazione.

6.1.4 DAC

Il digital-to-analog converter è un modulo a 12 bit che permette di avere in uscita una tensione analogica. Come per l’ADC l’inizio della conversione può essere controllato tramite un comando software oppure un trigger hardware. Il convertitore legge il dato presente nel registro output data register ODRx e in funzione della tensione di riferimento genera un’onda tarata su tale fondo scala. Al dato in ingresso è possibile sovrapporre delle funzioni generate internamente, come un rumore oppure un’onda triangolare di ampiezza variabile. Lo schema a blocchi del DAC è raffigurato in Fig. 6.10.



Fig. 6.10: Diagramma a blocchi DAC.

6.2 Implementazione codice

Il codice di controllo delle periferiche del micro è scritto all'interno di una funzione chiamata "set-up". Di seguito sono indicati i registri utilizzati per configurare le periferiche utili per avere una prima verifica sperimentale del funzionamento del µC, come timer, ADC e il DAC. In Fig. 6.11 sono mostrati i pin del controllore e a quale periferica sono connessi.



Fig. 6.11: Pinout STM32F303RE. I pin evidenziati sono utilizzati per il controllo.

Attraverso il programma STM32CubeMX è possibile configurare il funzionamento del clock di tutte le periferiche. Si utilizza un oscillatore esterno (presente sulla scheda nucleo) che attraverso un PLL fornisce un'onda quadra con frequenza massima di 72MHz. Tutti i componenti sono sincronizzati con la massima frequenza di clock che possono gestire (72 o 36MHz per quelli connessi al bus APB1).



Fig. 6.12: Schema di configurazione clock di sistema tramite software STM32CubeMX.

Ad esclusione del clock le altre periferiche sono configurate mediante la diretta scrittura dei registri di controllo, attraverso il software µVision 5. Prima di poter effettivamente settare il dispositivo è necessario definire in quali modalità il µC dovrà svolgere il controllo.

Nel caricabatteria reale la frequenza di commutazione degli interruttori è 100kHz, mentre il controllo agisce ogni 5 periodi, ovvero a 20kHz. In Fig. 6.13 sono mostrati gli andamenti temporali dei contatori dei timer configurati. Il Timer 1 è abilitato tramite comando software e serve per sincronizzare l'avvio dei timer TIM4, TIM8 e TIM1. Il TIM4 si occupa a sua volta di fornire un tempo di ritardo per TIM3. Il timer TIM 8 è una triangola con frequenza 100kHz ed è utilizzato per creare l'interrupt di controllo e i comandi per i due Mosfet del PFC. Il timer TIM3 è analogo al

precedente e fornisce gli istanti temporali di campionamento dei convertitori ADC1, ADC2, ADC3 e ADC4. Infine il timer TIM1 ha anch'esso una frequenza di 100kHz ma è un contatore up, in uscita fornisce i comandi per controllare il convertitore PS.



Fig. 6.13: Schema temporale funzionamento Timer con funzionamento reale, f_{sw}=100kHz, f_s=20kHz. Le frecce rosse indicano gli istanti in cui si chiama l'interrupt di controllo, le frecce grigie e blu per gli istanti di campionamento.

Per la verifica sperimentale il comportamento del circuito di potenza è emulato da un simulatore real-time. A causa del tempo di discretizzazione è necessario abbassare la frequenza di commutazione, per questo motivo si utilizzano gli stessi timer di prima ma con $f_s = f_{sw} = 20kHz$. Si ha quindi la ISR in corrispondenza di ogni vertice basso della triangola TIM8.



Fig. 6.14: Schema temporale funzionamento timer con simulatore real time, fsw=20kHz, f_s=20kHz.

La funzione "set_up()" fornisce la configurazione delle periferiche:

- <u>Debug:</u>
  Durante il debug si vuole interrompere il conteggio dei timer. Perciò è necessario configurare i bit delle periferiche nel registro corrispondente al bus a cui sono collegate. Il registro RC->AHBENR abilita il clock delle periferiche collegate al bus AHB.

```
////////////////////////////// debug configuration//////////////////////

DBGMCU->APB1FZ|=(1<<1);// tim3 is stopped when the core is halted
DBGMCU->APB2FZ|=(1<<1);// tim8 is stopped when the core is halted
DBGMCU->APB2FZ|=(1<<0);// tim1 is stopped when the core is halted


RCC->AHBENR|=(0xFF<<16);// abilito clock di tutte le porte GPIO
```

Fig. 6.15: Codice configurazione del debug.

- TIM2:
  Il clock del timer è abilitato tramite il registro RCC->APB1ENR. È un contatore up, e quando raggiunge il valore di auto reload, pari a 1000, si ha l'update event che è usato per avviare TIM1, TIM8 e TIM4.

```
////////////////////////////////////////////////////////////
////////////TIM2//////////////////////////////////////////////

//// viene usato per far partire in modo sincronizzato TIM1 TIM8 e TIM4

        RCC->APB1ENR|=(1<<0);                   //TIM2EN: TIM2 timer clock enable

        TIM2->CR2|=(2<<4);          //Master mode selection the update event is used as a trigger output
        TIM2->ARR= 1000;            // valore auto reload register è quello che da la freq al mio PWM
```

Fig. 6.16: Codice configurazione TIM2.

- TIM 4:
  Dopo aver abilitato il clock (APB1ENR) e la modalità master mode (CR2), che in corrispondenza dell'update event (UEV) genera un segnale per abilitare TIM3, si imposta il trigger di ingresso su ITR1 cioè quello che proviene da TIM2.

```
////////////////////////////////////////////////////////////////////////
//////////////////TIM4//////////////////////////////////////

///viene usato per far partire in ritardo TIM3 che è quello che gestisce i campionamenti


RCC->APB1ENR|=(1<<2); // TIM4 clock enable

TIM4->CR2|=(2<<4); //Master mode selection the update event is used as a trigger output
TIM4->ARR= ARR_REG_TIM4;            // valore auto reload register


TIM4->SMCR|=(1<<4);// slave mode su internal internal trigger 1 ITR1 (TIM2)
TIM4->SMCR|=(6<<0);// slave mode impostata su trigger mode, viene controllata solo la partenza del timer
```

Fig. 6.17: Codice configurazione TIM4.

- TIM 8:
  Il canale 1 e 2 della periferica sono collegati rispettivamente al pin PC6 e PC7. Perciò si deve configurare la porta GPIOC per avere output in alternate function. Il contatore è di tipo up-down e il valore finale dipende dalla frequenza di commutazione. Il registro RCR (Repetition counter) permette di avere l'aggiornamento dei registri e il lancio della interrupt ogni volta che il valore RCR si annulla, ottenendo così il controllo a 20kHz mentre la commutazione è a 100kHz. Utilizzando il buffer del registro CCRx è possibile scrivervi un nuovo valore in qualsiasi momento e avere l'aggiornamento solamente in corrispondenza dell'UEV.
  L'avvio del contatore è dato da TIM2, pertanto si deve impostare la funzionalità slave-mode e il trigger ITR1.

```
'////////////////////////////////////////////////
'///TIM8/////////////////////////////////////////////

  //CH1->PC6
  //CH2->PC7


  RCC->APB2ENR|=(1<<13);                          //TIM1EN: TIM8 timer clock enable

  GPIOC->MODER&=(~(3<<(6*2)));                    // PC6 mode reset
  GPIOC->MODER|=(2<<(6*2));                       // PC6 alternate function      (TIM8_CH1)
  GPIOC->MODER&=(~(3<<(7*2)));                    // PC7 mode reset
  GPIOC->MODER|=(2<<(7*2));                       // PC7 alternate function (TIM8_CH2)
  GPIOC->AFR[0]&=(~(15<<(6*4)));                  // PC6 AFR           reset
  GPIOC->AFR[0]|=(4<<(6*4));                      // PC6 AFR
  GPIOC->AFR[0]&=(~((unsigned int)15<<(7*4)));    // PC7 AFR           reset
  GPIOC->AFR[0]|=(4<<(7*4));                      // PC7 AFR


TIM8->CR1|=(1<<7);                                //Tim8 ARR (auto reload register) is buffered
TIM8->CR1|=(3<<5);                                // center aligned mode
//TIM8->RCR=(downsampling_coeff-1)*2+1;           //repetition counter
TIM8->ARR= PERIODO_PWM_TIMER8;                    // valore auto reload register

TIM8->CCMR1|=(1<<3);      //OCPxE Output compare preload enable on ch1
TIM8->CCMR1|=(1<<11);     //OCPxE Output compare preload enable on ch2
TIM8->CCMR2|=(1<<3);      //OCPxE Output compare preload enable on ch3
//TIM8->CCMR2|=(1<<11);   //OCPxE Output compare preload enable on ch4

TIM8->CCMR1|=(6<<4);      //output compare mode ch1
TIM8->CCMR1|=(6<<12);     //output compare mode ch2

TIM8->CCER|=1;            //capture/compare output1 enable CC1E=1
TIM8->CCER|=(1<<4);       //capture/compare output2 enable CC2E=1

TIM8->CCER|=(1<<5);       //CH2 ha lo stato attivo impostato su basso
//TIM1->CCER|=(1<<7);     //CH2N ha lo stato attivo impostato su basso
//TIM1->CCER|=(1<<11);    //CH3N ha lo stato attivo impostato su basso

TIM8->BDTR|=(1<<15);      //main output enable MOE=1
TIM8->DIER|=(1<<0);       //Update interrupt enable UIE

TIM8->SMCR|=(1<<4);       // slave mode su internal internal trigger 1 ITR1
TIM8->SMCR|=(6<<0);       // slave mode impostata su trigger mode
```

Fig. 6.18: Codice configurazione TIM8.

Per avere sul pin in uscita il comando del PFC è necessario abilitare i registri CCER. In Fig. 6.19 è mostrato l'andamento temporale delle variabili interne al canale 1 e 2.
Rispetto all'analisi teorica si utilizza una sola triangola e per ottenere il segnale sfasato per la seconda gamba si utilizza il complementare del duty e poi si nega il confronto con la triangola. Tuttavia utilizzando una sola ISR si ha che la seconda gamba ha un ritardo complessivo maggiore della prima, perché si utilizza il campionamento di mezzo periodo prima perciò per avere la stessa dinamica si deve diminuire la banda di tale anello.



Fig. 6.19: Diagramma temporale TIM8. Le frecce nere indicano gli istanti ISR, quelle grigie i campionamenti.

- TIM 3:
  Determina gli istanti di campionamento che devono essere forniti all'ADC, per questo si deve configurare il registro CR2 per utilizzare l'UEV come trigger. Il ritardo è necessario per compensare l'effetto dei sensori che filtrando la grandezza di misura introducono un ritardo. Inoltre per il simulatore real-time il ritardo deve tenere conto del tempo di discretizzazione e quindi del ritardo tra comando del Mosfet e reale attuazione.

```
////////////////////////////////TIM3//////////////////////////////
//sincronizzazione campionamenti adc

RCC->APB1ENR|=(1<<1);          //TIM3EN: TIM3 timer clock enable

TIM3->CR1|=(1<<7);             //Tim3 ARR (auto reload register) is buffered
TIM3->CR1|=(3<<5);             // center aligned mode

TIM3->SMCR|=(3<<4);            // slave mode su internal internal trigger 3 ITR3
TIM3->SMCR|=(6<<0);            // slave mode impostata su trigger mode

TIM3->CR2|=(2<<4);             //Master mode selection the update event is used as a trigger output.

TIM3->ARR= PERIODO_PWM_TIMER3;          // valore auto reload register
```

Fig. 6.20: Codice configurazione TIM3.

- TIM 1:
  I canali 1 e 3 forniscono i comandi per i pin PA8, PA7, PA10 e PB1. Perciò è necessario impostare i pin con output digitali e collegarli al timer mediante le alternate function AF. Come per il timer 3, è avviato dal trigger ITR1 proveniente da TIM2 e si imposta dal registro SMCR. Sia il canale 1 che 2 forniscono il comando sia per il Mosfet alto che per

quello basso, quindi si si deve impostare il dead time dai registri BDTR. In Fig. 6.21 è indicato il codice utilizzato per la programmazione.

```
////////////////////////////////////////////////
/////TIM1/////////////////////////////////////////////

//CH1->PA8                CH3->PA10
//CH1N-> PA7              CH3N->PB1

RCC->APB2ENR|=(1<<11);                          //TIM1EN: TIM1 timer clock enable

GPIOA->MODER&=(~(3<<(7*2)));                    // PA7 mode reset
GPIOA->MODER|=(2<<(7*2));                       // PA7 alternate function      (TIM1_CH1N)
GPIOA->MODER&=(~(3<<(8*2)));                    // PA8 mode reset
GPIOA->MODER|=(2<<(8*2));                       // PA8 alternate function (TIM1_CH1)
GPIOA->MODER&=(~(3<<(10*2)));                   // PA10 mode reset
GPIOA->MODER|=(2<<(10*2));                      // PA10 alternate function (TIM1_CH3)
GPIOB->MODER|=(~(3<<(1*2)));                    // PB1 mode reset
GPIOB->MODER|=(2<<(1*2));                       // PB1 alternate function (TIM1_CH3N)
GPIOA->AFR[0]&=(~((unsigned int)15<<(7*4)));    // PA7 AFR reset
GPIOA->AFR[0]|=(6<<(7*4));                      // PA7 AFR
GPIOA->AFR[1]&=(~(15<<(0*4)));                  // PA8 AFR reset
GPIOA->AFR[1]|=(6<<(0*4));                      // PA8 AFR
GPIOA->AFR[1]&=(~(15<<(2*4)));                  // PA10 AFR reset
GPIOA->AFR[1]|=(6<<(2*4));                      // PA10 AFR
GPIOB->AFR[0]&=(~(15<<(1*4)));                  // PB1 AFRreset
GPIOB->AFR[0]|=(6<<(1*4));                      // PB1 AFR

TIM1->CR1|=(1<<7);                              //Tim1 ARR (auto reload register) is buffered
TIM1->RCR=downsampling_coeff-1;                 //repetition counter
TIM1->ARR= PERIODO_PWM_TIMER1;                  // valore auto reload register

TIM1->BDTR&=(~0xff);                            //Dead time
TIM1->BDTR|=0x48;                               // dt = 1us


 TIM1->CCMR1|=(1<<3);      //OCPxE Output compare preload enable on ch1
 TIM1->CCMR1|=(1<<11);     //OCPxE Output compare preload enable on ch2
 TIM1->CCMR2|=(1<<3);      //OCPxE Output compare preload enable on ch3
 TIM1->CCMR2|=(1<<11);     //OCPxE Output compare preload enable on ch4

 TIM1->CCMR1|=(6<<4);      //output compare mode ch1  PWM MODE 1

 TIM1->CCMR2|=(5<<4);      //output compare mode ch3 COMBINED PWM MODE 2 ('and' tra il segnale 3 e 4)
 TIM1->CCMR2|=(1<<16);     //output compare mode ch3 COMBINED PWM MODE 2 ('and' tra il segnale 3 e 4)
 TIM1->CCMR2|=(6<<12);     //output compare mode ch4 PWM MODE 1

 TIM1->CCER|=1;            //capture/compare output1 enable CC1E=1
 TIM1->CCER|=(1<<2);       //capture/compare complementary output1 enable CC1NE=1
 TIM1->CCER|=(1<<8);       //capture/compare output3 enable CC3E=1
 TIM1->CCER|=(1<<10);      //capture/compare complementary output3 enable CC1NE=3

 TIM1->BDTR|=(1<<15);      //main output enable MOE=1
 TIM1->DIER|=(1<<0);       //Update interrupt enable UIE

 TIM1->SMCR|=(1<<4);       // slave mode su internal internal trigger 1 ITR1
 TIM1->SMCR|=(6<<0);       // slave mode impostata su trigger mode, viene controllata solo la partenza del timer
```

Fig. 6.21: Codice configurazione TM1.

Il comando del PS è ottenuto con il confronto tra una forma d'onda a dente di sega e i registri CCRx. Per la prima gamba il CCR1 è mantenuto fisso pari a metà del fondo scala così ottenendo una quadra con duty 0.5. Per la seconda gamba si usa una funziona chiamata "Combined PWM mode 2" che esegue l'operazione logica and tra il canale 3 e il 4. Il registro CCR3 determina lo sfasamento rispetto alla leading leg, mentre il registro CCR4 deve avere un valore tale da mantenere D=0.5.

$$TIM1 \rightarrow CCR1 = \frac{Periodo_PWM1}{2} \quad (145)$$

$$TIM1 \rightarrow CCR4 = \left(\frac{1}{2} + \frac{duty_{SFASAMENTO}}{2}\right) Periodo_PWM1 \quad (146)$$

$$TIM1 \rightarrow CCR3 = duty_{SFASAMENTO} * Periodo_PWM1 \quad (147)$$

In FIg. 6.22 sono mostrati gli andamenti temporali delle grandezze interne a TIM1.



Fig. 6.22: Diagramma temporale TIM1.

- <u>ADC:</u>
  Il primo passo consiste nel settare i pin delle porte GPIO per ricevere un dato analogico e inviarlo al convertitore corrispondente. Attraverso i bit CKMODE del registro CCR si imposta la conversione in modo sincrono rispetto al clock del sistema. I segnali sono campionati e convertiti in modalità injected discontinuo ovvero ad ogni segnale di avvio si converte un singolo canale e poi al successivo si converte quello in coda.

```
////////////// CONVERTITORE ADC ////////////////////////

///primo set misure

// ADC1_ch1 ->PA0
// ADC2_ch7 ->PC1
// ADC3_ch5 ->PB13
// ADC4_ch3 ->PB12

// secondo set di misure

// ADC1_ch6 ->PC0
// ADC2_ch3 ->PA6
// ADC3_ch12 ->PB0
// ADC4_ch4 ->PB14

        GPIOC->MODER|=(3<<(0*2));              // PC0 modalità analogica
        GPIOC->MODER|=(3<<(1*2));              // PC1 modalità analogica
        GPIOB->MODER|=(3<<(0*2));              // PB0 modalità analogica
        GPIOB->MODER|=(3<<(12*2));             // PB12 modalità analogica
        GPIOA->MODER|=(3<<(0*2));              // PA0 modalità analogica
        GPIOA->MODER|=(3<<(6*2));              // PA6 modalità analogica
        GPIOB->MODER|=(3<<(13*2));             // PB13 modalità analogica
        GPIOB->MODER|=(3<<(14*2));             // PB14 modalità analogica

        RCC->AHBENR|=(1<<28);                  // abilito clock adc1 e adc2
        RCC->AHBENR|=(1<<29);                  // abilito clock adc3 e adc4

        ADC12_COMMON->CCR|=(1<<16);    //syncronous mode clock, no jitter
        ADC34_COMMON->CCR|=(1<<16);    //syncronous mode clock, no jitter
```

```
ADC1->CFGR|=(1<<20);                    // discontinuous mode enable
ADC2->CFGR|=(1<<20);
ADC3->CFGR|=(1<<20);
ADC4->CFGR|=(1<<20);
```

Fig. 6.23: Codice configurazione ADC: selezione dei pin e della modalità di conversione.

Prima di poter utilizzare la periferica è necessario eseguire l'operazione di calibrazione e di abilitazione del regolatore di tensione, che devono essere fatti con ADC disabilitato (ADEN=0). Nel registro control register CR è possibile avviare l'operazione e aspettare la sua conclusione prima di procedere con la calibrazione. Nel caso peggiore l'inizializzazione dura fino a 10µs.
La fine della calibrazione si ha quando il bit ADCAL è portato a zero.
Nel registro JSQR sono inseriti l'ordine dei canali da campionari e quale trigger utilizzare. Dopo aver abilitato il convertitore con il registro CR, bisogna attendere che il bit ADRDY indichi che sia pronto a ricevere segnali in ingresso.

```
ADC1->CR=0; //pulisco registro CR in modo da pulire anche il bit che impedisce l'accensione del regolatore di tensione
ADC2->CR=0;
ADC3->CR=0;
ADC4->CR=0;

ADC1->CR&=(~(3<<28));       //Intermediate state required when moving the ADC voltage regulator from disable to enable
ADC2->CR&=(~(3<<28));
ADC3->CR&=(~(3<<28));
ADC4->CR&=(~(3<<28));

ADC1->CR|=(1<<28);          //pulisco registro CR in modo da pulire anche il bit che impedisce l'accensione del regolatore di tensione
ADC2->CR|=(1<<28);
ADC3->CR|=(1<<28);
ADC4->CR|=(1<<28);

int kk,kkk;

for(kkk=0;kkk<10;kkk++)       //Startup time of the ADC voltage regulator, worst case~10us
{
        for(kk=0;kk<65000;kk++){}
}

ADC1->CR|=((unsigned int)1<<31);                //ADC calibratition
ADC2->CR|=((unsigned int)1<<31);
ADC3->CR|=((unsigned int)1<<31);
ADC4->CR|=((unsigned int)1<<31);

while(ADC4->CR&((unsigned int)1<<31));          //ADCAL bit is reset by hardware when the calibration has finished


ADC1->CFGR|=(1<<12);                //overrun mode (when in overrun the bit is rewritten)
ADC2->CFGR|=(1<<12);                //overrun mode (when in overrun the bit is rewritten)
ADC3->CFGR|=(1<<12);                //overrun mode (when in overrun the bit is rewritten)
ADC4->CFGR|=(1<<12);                //overrun mode (when in overrun the bit is rewritten)

ADC1->SMPR1|=(7<<3);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC1->SMPR2|=(7<<6);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC2->SMPR1|=(7<<3);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC2->SMPR2|=(7<<6);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC3->SMPR1|=(7<<3);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC3->SMPR2|=(7<<6);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC4->SMPR1|=(7<<3);                //Sampling time Sample 1: 61.5ADC clock cycles
ADC4->SMPR2|=(7<<6);                //Sampling time Sample 1: 61.5ADC clock cycles

ADC1->CR|=1;        //ABILITO ADC
ADC2->CR|=1;
ADC3->CR|=1;
ADC4->CR|=1;
```

```
ADC1->JSQR|=( (1<<8)|(6<<14)|1|(12<<2)|(1<<6));
ADC2->JSQR|=( (7<<8)|(3<<14)|1|(12<<2)|(1<<6));
ADC3->JSQR|=( (5<<8)|(12<<14)|1|(12<<2)|(1<<6));
ADC4->JSQR|=( (3<<8)|(4<<14)|1|(12<<2)|(1<<6));

ADC1->CR|=(1<<3);              // abilito conversione iniettate,
ADC2->CR|=(1<<3);
ADC3->CR|=(1<<3);
ADC4->CR|=(1<<3);

while(!(ADC1->ISR&(1)));      // Bis set by hardware to 1 when ADC can accept conversione -> ADC READY
while(!(ADC2->ISR&(1)));
while(!(ADC3->ISR&(1)));
while(!(ADC4->ISR&(1)));
```

Fig. 6.24: Codice configurazione ADC: calibrazione e avvio conversioni.

- GPIO:
  Si configurano alcuni pin per i segnali di abilitazione dei convertitori e uno di ingresso per resettare il sistema.

```
////GPIO generici//////////////////////////

//PB9 -> enable phase shift  (output)
//PB8 -> enable PWM2 (output)
//PB7 -> enable PWM1 (output)
//PB6 -> enable  (input)

RCC->AHBENR|=(1<<18);                  // abilito clock GPIOB

GPIOB->MODER&=(~(3<<(9*2)));
GPIOB->MODER|=((1<<(9*2)));            // imposto PB9 come output
GPIOB->MODER&=(~(3<<(8*2)));
GPIOB->MODER|=((1<<(8*2)));            // imposto PB8 come output
GPIOB->MODER&=(~(3<<(7*2)));
GPIOB->MODER|=((1<<(7*2)));            // imposto PB7 come output
GPIOB->MODER&=(~(3<<(6*2)));           // imposto PB6 come input
```

Fig. 6.25: Codice configurazione segnali di enable.

6.3 STM32F446RE

Come si vedrà nel capitolo successivo, dalle misure sperimentali il microcontrollore inizialmente adottato non permette di conseguire tutti i conti nel tempo a disposizione. È quindi necessario sostituirlo con uno con periferiche analoghe ma maggior potenza di calcolo. La soluzione trovata è stato lo STM32F446RE che grazie alla frequenza di clock di 180MHz permette di avere 225 DMIPS contro i 72 MHz e i 90 DMIPS del precedente.

life.augmented

STM32F446xC/E

ARM® Cortex®-M4 32b MCU+FPU, 225DMIPS, up to 512kB Flash/128+4KB RAM, USB OTG HS/FS, 17 TIMs, 3 ADCs, 20 comm. interfaces

Datasheet - production data

Features

- Core: ARM® 32-bit Cortex®-M4 CPU with FPU, Adaptive real-time accelerator (ART Accelerator™) allowing 0-wait state execution from Flash memory, frequency up to 180 MHz, MPU, 225 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1), and DSP instructions
- Memories
  - 512 kB of Flash memory
  - 128 KB of SRAM
  - Flexible external memory controller with up to 16-bit data bus: SRAM,PSRAM,SDRAM/LPSDR SDRAM, Flash NOR/NAND memories
  - Dual mode Quad SPI interface
- LCD parallel interface, 8080/6800 modes
- Clock, reset and supply management
  - 1.7 V to 3.6 V application supply and I/Os
  - POR, PDR, PVD and BOR
  - 4-to-26 MHz crystal oscillator
  - Internal 16 MHz factory-trimmed RC (1% accuracy)
  - 32 kHz oscillator for RTC with calibration
  - Internal 32 kHz RC with calibration
- Low power
  - Sleep, Stop and Standby modes
  - V_{BAT} supply for RTC, 20×32 bit backup registers + optional 4 KB backup SRAM
- 3×12-bit, 2.4 MSPS ADC: up to 24 channels and 7.2 MSPS in triple interleaved mode
- 2×12-bit D/A converters
- General-purpose DMA: 16-stream DMA controller with FIFOs and burst support
- Up to 17 timers: 2x watchdog, 1x SysTick timer and up to twelve 16-bit and two 32-bit timers up to 180 MHz, each with up to 4 IC/OC/PWM or pulse counter
- Debug mode
  - SWD & JTAG interfaces
  - Cortex®-M4 Trace Macrocell™



- Up to 114 I/O ports with interrupt capability
  - Up to 111 fast I/Os up to 90 MHz
  - Up to 112 5 V-tolerant I/Os
- Up to 20 communication interfaces
  - SPDIF-Rx
  - Up to 4 × I^2C interfaces (SMBus/PMBus)
  - Up to 4 USARTs/2 UARTs (11.25 Mbit/s, ISO7816 interface, LIN, IrDA, modem control)
  - Up to 4 SPIs (45 Mbits/s), 3 with muxed I^2S for audio class accuracy via internal audio PLL or external clock
  - 2 x SAI (serial audio interface)
  - 2 × CAN (2.0B Active)
  - SDIO interface
  - Consumer electronics control (CEC) I/F
- Advanced connectivity
  - USB 2.0 full-speed device/host/OTG controller with on-chip PHY
  - USB 2.0 high-speed/full-speed device/host/OTG controller with dedicated DMA, on-chip full-speed PHY and ULPI
  - Dedicated USB power rail enabling on-chip PHYs operation throughout the entire MCU power supply range
- 8- to 14-bit parallel camera interface up to 54 Mbytes/s
- CRC calculation unit
- RTC: subsecond accuracy, hardware calendar
- 96-bit unique ID

Table 1. Device summary

Reference	Part number
STM32F446xC/E	STM32F446MC, STM32F446ME, STM32F446RC, STM32F446RE, STM32F446VC, STM32F446VE, STM32F446ZC, STM32F446ZE.

Fig. 6.26: Scheda di presentazione STM32F446x.

Rispetto al controllore precedente si hanno solo 3 ADC, per cui è necessario adattare il controllo.



Fig. 6.27: Diagramma a blocchi controllore STM32F446RE.

7 Validazione sperimentale

Per accelerare i tempi di validazione e per avere un primo riscontro sperimentale, in attesa della scheda prototipale del convertitore reale, si è deciso di ricorrere alla tecnica hardware-in-the-loop simulation (HIL). È così possibile ottenere una convalida in tempi brevi e a basso costo, perché non è necessario attendere la disponibilità della scheda e si utilizza un simulatore real-time programmabile. Inoltre si può testare il solo controllo evitando di inserire tutte le problematiche relative alla complessità del convertitore completo. Nel simulatore sono implementati i sensori e tutti gli attuatori che forniscono e ricevono dei segnali compatibili con l'hardware da testare.



Fig. 7.1: Schema di funzionamento HIL.

Si utilizza il microcontrollore STM32F303 e il simulatore real-time Plecs RT-Box. Il tempo minimo di discretizzazione è di 2µs, al di sotto del quale il simulatore non riesce a svolgere i conti necessari. Per questo motivo si è dovuto abbassare la frequenza di commutazione e quella del controllo a 10kHz, adattando in conseguenza le taglie dei componenti reattivi. La RT-Box riceve dal controllo i segnali di comando dei Mosfet e simula il funzionamento del circuito fornendo in uscita delle grandezze analogiche che rappresentano i segnali forniti dai sensori di misura. Il controllo campiona tali valori ed esegue l'algoritmo per fornire al successivo interrupt i nuovi comandi.



Fig. 7.2: a)Strumentazione utilizzata per la verifica sperimentale. b) Particolare: RT-Box e microcontrollore utilizzati per la validazione sperimentale.

Il codice di controllo è fornito nell'allegato IV. L'esame è svolto partendo inizialmente dalla singola cella comandata in anello aperto con un duty cycle costante, poi si aggiunge l'anello di corrente e si passa in seguito al controllo di due gambe interleaved. Si termina aggiungendo prima il raddrizzatore in ingresso e poi l'anello di tensione esterno.

7.1 Boost

Il primo passo è verificare che il microcontrollore esegua correttamente le operazioni di campionamento delle grandezze misurate e che i timer siano regolarmente configurati. Pertanto si usa una cella step-up controllata in anello aperto. In ingresso e uscita si hanno dei generatori di tensione, come mostrato in Fig. 7.3.



Fig. 7.3: Circuito di potenza simulato da RT-Box.

I segnali di input e output sono quelli mostrati in Fig. 7.4.



Fig. 7.4: Segnali di input e output RT-Box.

Tutti i segnali misurati hanno un range che va 0 ai 3.3V perché devono essere compatibili con le specifiche del controllore. Da Fig. 7.5 si può verificare la frequenza di TIM8, infatti la chiamata all'interrupt avviene ogni 100µs cioè a 10kHz. La misura della corrente nell'induttanza fornisce un segnale a gradinata, sintomo della discretizzazione temporale. Ogni gradino corrisponde effettivamente al tempo di discretizzazione del simulatore. Inoltre lo si può constatare anche nel ritardo tra il comando Q_1e il momento in cui la corrente reagisce realmente allo stimolo, pertanto il campionamento deve essere eseguito con un ritardo di due step. Così si ottiene la misura che ci si aspettava dall'analisi teorica, ovvero pari a metà del valore di picco.

Una ulteriore complicazione è data dalla mancanza di sincronismo tra i due sistemi. Nella Fig. 7.5 il segnale di comando dell'interruttore è misurato sul pin di uscita del µC, ma non è noto a priori in quale momento il simulatore acquisisce tale valore. Si presentano pertanto fenomeni di jitter perché varia la durata del comando. Non essendo possibile attuare una sincronizzazione e non potendo far lavorare il simulatore con intervalli di tempo fissi si è utilizzato un blocco (PWM capture) presente nella libreria che si occupa di correggere il suddetto errore in modo da avere il valor medio desiderato.



Fig. 7.5: Durata ISR (traccia blu), comando Mosfet (traccia verde), corrente di gamba (traccia gialla) e corrente campionata (traccia viola).

Se a parità di corrente di riferimento si aumenta l'induttanza, si porta il convertitore a lavorare in modalità CCM. Così si ritorna al caso in cui la corrente campionata è effettivamente quella media e a regime coincide con il riferimento (Fig. 7.8).



Fig. 7.6: Andamento del comando Mosfet (traccia verde), corrente di gamba (traccia gialla) , corrente campionata (traccia viola) e corrente di riferimento (traccia blu).



Fig. 7.7: Andamento del comando Mosfet (traccia verde), corrente di gamba (traccia gialla) , corrente corretta (traccia viola) e corrente di riferimento (traccia blu).



Fig. 7.8: Andamento con funzionamento CCM. La corrente campionata (curva viola) è uguale a quella di riferimento (curva blu).

Se si impone un riferimento di corrente sinusoidale raddrizzato a 50Hz, si ottiene la risposta indicata in Fig. 7.9. Si mantiene l'induttanza ad un valore superiore così da restare in funzionamento CCM e poter tralasciare l'effetto del k_{cor}. Si ha un errore tra valore medio e riferimento quando quest'ultimo, dopo aver raggiunto lo zero, cresce fino al valore di picco. La causa è dovuta all'azione dell'integrativa, nel semiperiodo precedente ha in ingresso un errore opposto a quello del successivo. Prima che l'uscita dell'integrativa cambi effettivamente il segno bisogna aspettare il tempo necessario che recuperi l'errore precedentemente accumulato, determinando un ritardo in cui la corrente media non riesce a seguire il riferimento. Una soluzione è rappresentata dall'inversione di segno dell'integrativa, ogni volta che si cambia il semiperiodo si mantiene il modulo dell'errore accumulato e se ne inverte il segno.



Fig. 7.9: Risposta ad un riferimento di corrente raddrizzato in CCM.

7.2 Boost interleaved

Il passo successivo consiste nell'aggiungere la seconda gamba di commutazione e verificare l'acquisizione della corrispondente corrente e della tensione in ingresso e uscita.



Fig. 7.10: In alto il circuito di potenza simulato dalla RT-Box, in basso i segnali in ingresso e uscita.

Le misure in Fig. 7.11 permettono di validare il funzionamento intervallato delle due gambe. I due comandi Q_1 e Q_2 sono sfasati di un semiperiodo di commutazione e in conseguenza anche le correnti. Il fattore correttivo permette di controllare efficacemente il valore medio di entrambe le celle e a regime è pari al riferimento. Nuovamente è possibile vedere l'effetto della discretizzazione temporale.



Fig. 7.11: Segnali di comando delle gambe e corrente misurata in uscita al simulatore.

Aumentando nuovamente le taglie delle induttanze è possibile portare il convertitore in funzionamento CCM. In Fig. 7.12 si è in condizioni di regime in cui il duty è pari a 0,5, così i due comandi sono in opposizione di fase e le due correnti si comportano in modo simmetrico

rispettivo al valore medio. La corrente totale, in questo esempio, è quindi esente da ripple e il controllo campiona effettivamente il valore medio e $k_{cor} = 1$.



Fig. 7.12: Misure correnti e segnali di comando con funzionamento in CCM.

Restando in condizione CCM la Fig. 7.13 mostra la risposta ad un riferimento sinusoidale raddrizzato a 50Hz. Le due correnti inseguono bene il riferimento e il valore campionato non corrisponde al valore medio in corrispondenza dello zero del riferimento infatti temporaneamente entra in corrente pulsata DCM e se ne perde il controllo.



Fig. 7.13: Risposta ad un riferimento di corrente sinusoidale raddrizzato in funzionamento CCM.

7.3 Boost interleaved PFC

Per completare l'analisi si testa il PFC completo con la tensione di rete raddrizzata in ingresso e in uscita un condensatore con generatore di corrente che simula il convertitore DC-DC. Con questa simulazione si valida il campionamento di tutti i segnali misurati e il funzionamento globale dello stadio AC-DC.



Fig. 7.14: In alto il circuito di potenza del PFC simulato nella RT-Box. n basso i segnali di input e output.

Come riportato in Fig. 7.15 la tensione in uscita ha valor medio pari al riferimento e presenta una oscillazione a 100Hz di ampiezza 20V picco-picco quando si assorbe la corrente massima. La corrente assorbita dalla rete è in fase con la tensione, ma non è esattamente una prima armonica. Il simulatore real-time introduce delle limitazioni nella simulazione per cui ci si aspetta che il convertitore reale abbia un comportamento reale migliore in quanto si commuta a una frequenza 10 volte superiore e si controlla a 20kHz.



Fig. 7.15: In alto il riferimento della tensione di uscita del dc-link e quella reale. In basso la tensione di rete e corrente

con funzionamento in DCM.



Fig. 7.16: In alto la corrente di rete, in basso le correnti nei due induttori e il riferimento dell'anello.

Aumentando la taglia delle induttanze è possibile portare anche in questo caso il convertitore a funzionare in modalità CCM, Fig. 7.17, e la corrente assorbita è pulita e non presenta distorsioni.



Fig. 7.17: In alto la tensione di uscita con il riferimento imposto, in basso la tensione e la corrente di rete con funzionamento in CCM.

Grazie all'elevata induttanza e all'inversione del segno della integrativa, la corrente segue il riferimento mantenendo un comportamento pulito anche in presenza dello zero della tensione, Fig. 7.18.



Fig. 7.18: In alto la tensione di rete, a metà le correnti nelle induttanze e in basso il duty cycle di comando.

Per ultimo si è testato il tempo di calcolo del controllo intero eseguendolo a 20kHz, ovvero ogni 50µs. Per il microcontrollore F303 sono necessari 15µs, considerando che a tale tempo va aggiunto quello necessario per controllare il convertitore DC-DC e i sistemi di comunicazione con l'esterno, non garantisce un margine di tempo sufficientemente alto. Per questo motivo, non avendo vincoli sul µC, si deciso di adottare uno con frequenza di clock superiore, il microcontrollore STM32F446. In Fig. 7.19 è mostrato il confronto tra i due controllori digitali.

cc



Fig. 7.19: Andamento del tempo di esecuzione della ISR. In alto utilizzando il controllore STM32F446, in basso con STM32F303.

8 Conclusioni

Al termine di questa tesi si può concludere che, nonostante non sia stato possibile costruire interamente il prototipo del caricabatteria, si sono ottenuti degli ottimi risultati.
Dallo studio teorico e dalle simulazione al computer è stato verificato il comportamento globale e si è potuto constatare il completo riscontro con le specifiche inizialmente prefissate. Attraverso la verifica sperimentale con HIL, seppur con qualche limitazione dovuta al sistema di simulazione, è stato dimostrato il funzionamento della tecnica di controllo proposta per il PFC. La tecnica di validazione harware-in-the-loop ha permesso in tempi estremamente brevi di comprendere le potenzialità del controllo e di capire che, rispetto al microcontrollore inizialmente adottato, era necessario ricorrere ad uno con prestazioni superiori per garantire un adeguato margine di sicurezza.
Portando il convertitore in conduzione discontinua (DCM) si sono sensibilmente abbassate le taglie delle induttanze ed è possibile quindi ridurre le dimensioni e il peso del convertitore.
Confrontando il PFC realizzato con le soluzioni attualmente di riferimento e allo stato dell'arte si sono ottenuti dei significativi miglioramenti.

Alla luce dell'esperienza maturata in questo progetto si può affermare che vi sono ancora diverse possibilità di sviluppo, che possono essere prese in considerazione per future modifiche. Con l'ausilio di un FPGA per il comando dei Mosfet si potrebbe portare il PFC a lavorare in BCM, cioè alla condizione limite della corrente pulsata e riducendone così il valore di picco.
Sebbene per lo stadio DC-DC si è deciso di adottare la soluzione PS perché permetteva una più rapida fase di progettazione, il convertitore LLC presenta dall'analisi svolta, delle eccellenti prestazioni, anche se attualmente richiede ancora uno studio per aumentare la sua conoscenza. In una prospettiva futura implementazione del convertitore LLC si richiederebbe l'uso di un trasformatore custom in modo da soddisfare i vincoli sull'induttanza di magnetizzazione e dispersione ottenendo quindi una struttura integrata. Per sfruttare appieno le potenzialità di tale convertitore si deve ottimizzare la sua progettazione in funzione della batteria, e nel caso di un caricabatteria on-board se ne ha una completa conoscenza per cui è possibile estrarre le massime potenzialità. Inoltre in letteratura sono presentate soluzioni come il parallelo di convertitori LLC oppure il comando delle gambe in PS, che se opportunamente sfruttate possono fornire ulteriori vantaggi.
La scelta di progettare tre schede separate per il controllo, lo stadio AC-DC e quello DC-DC permette di lasciare ai progettisti la libertà di sperimentare nuove soluzioni cambiando solamente lo stadio interessato.

9 Appendici

9.1 Appendice I

Cut-Off:

E' la regione di funzionamento in cui la potenza fornita al carico è nulla. Esiste una frequenza limite, chiamata $f_{cut\text{-}off}$ che se superata garantisce il funzionamento nella zona di Cut-off.

✓ **Equazioni caratteristiche del circuito**

Il circuito equivalente è formato da un generatore di tensione costante che alimenti il circuito risonante. Il ponte a diodi in uscita non è percorso da corrente. Le equazioni caratteristiche sono:

$$\frac{dv_{C_R}}{dt} = \frac{1}{C_R} i_{L_R} \tag{A1.1}$$

$$\frac{di_{L_R}}{dt} = -\frac{1}{L_R+L_m} v_{C_R} + \frac{1}{L_R+L_m} V_{in} \tag{A1.2}$$

Dove :

v_{C_R}-> Tensione ai capi del condensatore

i_{L_R}-> Corrente che circola nella maglia

C_R-> Condensatore circuito risonante

L_R-> Induttanza dispersione trasformatore

L_m-> Induttanza magnetizzazione trasformatore

V_{in}-> Tensione imposta dal ponte H (costante nel semiperiodo di commutazione)

Mettendo insieme le due equazioni si ottiene:

$$\frac{d^2 v_{C_R}}{dt^2} + \frac{1}{C_R(L_R+L_m)} v_{C_R} - \frac{1}{C_R(L_R+L_m)} V_{in} = 0 \tag{A1.3}$$

La soluzione di tale equazione differenziale è la somma della soluzione particolare (in questo caso è una tensione costante pari a quella di alimentazione Vin) e dell'omogenea associata. L'omogenea è della forma:

$$v_{C_R} = C_1 \cos(\omega_1 t) + C_2 \sin(\omega_1 t) \tag{A1.4}$$

Dove la pulsazione corrisponde con la frequenza di risonanza del circuito e l'impedenza caratteristica è:

$$\omega_1 = \frac{1}{\sqrt{C_R(L_R+L_m)}} \tag{A1.5}$$

$$Z = \sqrt{\frac{L_R+L_m}{C_R}} \tag{A1.6}$$

Definite le condizioni iniziali per le variabili di stato:

$$\begin{cases} v_{C_R(t=0)} = V_{C_{R0}} \\ i_{L_R(t=0)} = I_{L_{R0}} \end{cases} \tag{A1.7}$$

La soluzione completa è:

$$v_{C_R}(t) = ZI_{L_{R0}}\sin(\omega_1 t) + \left(V_{C_{R0}} - V_{in}\right)\cos(\omega_1 t) + V_{in} \tag{A1.8}$$

Eseguendo la stessa analisi è possibile ricavare l'evoluzione della corrente:

$$i_{L_R}(t) = I_{L_{R0}}\cos(\omega_1 t) - \frac{V_{C_{R0}} - V_{in}}{Z}\sin(\omega_1 t) \tag{A1.9}$$

Si normalizzano entrambe le espressioni sui seguenti parametri:

$$\omega_0 t = \vartheta \tag{A1.10}$$

$$k = \frac{\omega_0}{\omega_1} = \sqrt{\frac{l}{l+1}} \tag{A1.11}$$

$$l = \frac{L_R}{L_m} \tag{A1.12}$$

$$M = \frac{V_2}{V_1} \tag{A1.13}$$

$$I_{base} = \frac{V_2}{Z} \tag{A1.14}$$

Tensione e corrente assumono le formulazioni:

$$m_C(\vartheta) = \frac{v_{C_R}(t)}{V_2} = \frac{j_L(\vartheta_1)}{k}\sin(k(\vartheta - \vartheta_1)) + \left(m_C(\vartheta_1) - \frac{1}{M}\right)\cos(k(\vartheta - \vartheta_1)) + \frac{1}{M} \tag{A1.15}$$

$$j_L(\vartheta) = \frac{i_{L_R}(t)}{I_2} = j_L(\vartheta_1)\cos(k(\vartheta - \vartheta_1)) + \left(\frac{1}{M} - m_C(\vartheta_1)\right)k\ \sin(k(\vartheta - \vartheta_1)) \tag{A1.16}$$

L'analisi viene fatta per il semiperiodo di commutazione durante il quale la tensione in ingresso rimane costante positiva. Nel semiperiodo successivo la tensione ha lo stesso valore assoluto ma segno opposto, per cui la trattazione è identica e le forme d'onda saranno simmetriche. Per questi motivi a regime ciascuna grandezza al termine del semiperiodo assume lo stesso valore che aveva inizialmente ma con segno opposto.

$$\begin{cases} m_C(0) = -m_C(\gamma) \\ j_L(0) = -j_L(\gamma) \end{cases} \tag{A1.17}$$

Sostituendo le due condizioni nelle equazioni (A1.15) e (A1.16) si ottengono i valori iniziali:

$$\begin{cases} j_L(\gamma) = j_L(0)\cos(k\gamma) + \left(\frac{1}{M} - m_C(0)\right)k\ \sin(k\gamma) \\ m_C(\gamma) = \frac{j_L(0)}{k}\sin(k\gamma) + \left(m_C(0) - \frac{1}{M}\right)\cos(k\gamma) + \frac{1}{M} \end{cases}$$

$$\begin{cases} -j_L(0)[1 + cos(k\gamma)] = \frac{k}{M}\sin(k\gamma) - -m_C(0)k\ \sin(k\gamma) \\ -m_C(0)[1 + cos(k\gamma)] = \frac{j_L(0)}{k}\sin(k\gamma) - \frac{1}{M}\cos(k\gamma) + \frac{1}{M} \end{cases}$$

Dalla prima equazione si ricava $j_L(0)$ e si sostituisce nella seconda:

$$\Rightarrow -m_C(0)[1 + cos(k\gamma) + \frac{sin^2(k\gamma)}{1 + cos(k\gamma)}] = \frac{1}{M}\left[\frac{-sin^2(k\gamma) - cos(k\gamma) - cos^2(k\gamma) + 1 + cos(k\gamma)}{1 + cos(k\gamma)}\right]$$

$$m_C(0) = 0$$

$$\Rightarrow -j_L(0)[1 + cos(k\gamma)] = \frac{k}{M}\sin(k\gamma)$$

$$j_L(0) = -\frac{k}{M}\frac{\sin(k\gamma)}{[1+cos(k\gamma)]} = -\frac{k}{M}\tan\left(\frac{k\gamma}{2}\right) \tag{A1.18)}$$

La tensione sul condensatore e la corrente durante il funzionamento in cut-off hanno le seguenti forme:

$$\begin{cases} j_L(\vartheta) = \frac{k}{M} sin(k(\vartheta - \vartheta_1)) - -\frac{k}{M}\tan\left(\frac{k\gamma}{2}\right)\cos(k(\vartheta - \vartheta_1)) \\ m_C(\vartheta) = -\frac{1}{M}\cos\big(k(\vartheta - \vartheta_1)\big) - \frac{1}{M} tan\left(\frac{k\gamma}{2}\right) sin\big(k(\vartheta - \vartheta_1)\big) + \frac{1}{M} \end{cases} \quad \text{(A1.19)}$$

La tensione sull'induttanza di magnetizzazione si ricava dall'equazione di maglia delle tensioni e risolvendo il sistema:

$$\begin{cases} v_{L_m} = \frac{L_m}{L_R} v_{L_R} \\ V_{in} - v_{C_R}(t) = v_{L_m}(t) - v_{L_R}(t) \end{cases} \quad \text{(A1.20)}$$

La soluzione normalizzata è:

$$m_m(\vartheta) = \frac{\frac{1}{M} - m_C(\vartheta)}{(1+l)}$$

$$m_m(\vartheta) = \left[\frac{1}{M}\cos(k\vartheta) + \frac{1}{M} tan\left(\frac{k\gamma}{2}\right) sin(k\vartheta)\right]\frac{1}{1+l} \quad \text{(A1.21)}$$

La tensione massima ai capi dell'induttanza di magnetizzazione durante il funzionamento in cut-off si può ricavare ponendo la sua derivata nulla.

$$\frac{\partial m_m}{\partial \vartheta} = 0$$

$$-\frac{k}{M}\sin(k\vartheta) + \frac{k}{M}\tan\left(\frac{k\gamma}{2}\right) cos(k\vartheta) = 0$$

$$\tan(k\theta) = tan\left(\frac{k\gamma}{2}\right)$$

$$k\theta = \frac{k\gamma}{2}$$

$$\vartheta = \frac{\gamma}{2} \quad \text{(A1.22)}$$

- ✓ **Frequenza cut-off**

Si ottiene quando il picco della tensione ai capi del trasformatore è uguale alla tensione in uscita. Sostituendo la condizione (A1.23) nella espressione (A1.22) si ha:

$$m_m\left(\frac{\gamma}{2}\right) = 1 \;\Leftrightarrow\; v_m\left(\frac{T_s}{4}\right) = V_2$$

$$\left[\cos\left(\frac{k\gamma}{2}\right) + tan\left(\frac{k\gamma}{2}\right) sin\left(\frac{k\gamma}{2}\right)\right]\frac{1}{M(1+l)} = 1$$

$$\cos\left(\frac{k\gamma}{2}\right) = \frac{1}{M(1+l)}$$

$$\frac{k\gamma}{2} = arcos\left(\frac{1}{M(1+l)}\right)$$

$$\gamma_{CO} = \frac{2}{k} arcos\left(\frac{1}{M(1+l)}\right) \quad \text{(A1.23)}$$

Nota la relazione tra angolo e periodo $\omega = 2\pi f, \vartheta = \omega t$ e possibile ricavare la frequenza $f_{CUT\text{-}OFF}$:

$$f_{Cut-off} = \frac{\pi}{2}\frac{k}{arcos\left(\frac{1}{M(1+l)}\right)} \quad \text{(A1.24)}$$

Perché l'equazione (A1.24) sia valida deve essere soddisfatta la seguente disequazione:

$$M(1+l) \geq 1 \tag{A1.25}$$

Se la disequazione (A1.25) non è rispettata non è possibile regolare la corrente in uscita fino a zero.

Massima corrente nella condizione di cut-off:

Nota (A1.19) il massimo della corrente si ha in corrispondenza di $\vartheta = 0$, e $\vartheta = \gamma$.

$$max|j_L(\vartheta)| = max|j_m(\vartheta)| = |j_L(0)| = |j_m(0)|$$

In (A1.18) è espresso il valore iniziale della corrente, e, sostituendovi la condizione necessaria per aver cut-off (A1.23):

$$\begin{cases} j_L(0) = -\frac{k}{M}\tan\left(\frac{k\gamma_{CO}}{2}\right) \\ \gamma_{CO} = \frac{2}{k}arcos\left(\frac{1}{M(1+l)}\right) \end{cases}$$

$$\Rightarrow |j_L(0)| = \frac{k}{M}\tan\left(arcos\left(\frac{1}{M(1+l)}\right)\right) \tag{A1.26}$$

Sostituendo l'identità $\tan(arcos(x)) = \frac{\sqrt{1-x^2}}{x}$ nell'equazione (A1.26), si ricava il modulo della corrente normalizzata:

$$|j_L(0)| = \frac{k}{M}\frac{\sqrt{1-\frac{1}{M(1+l)}^2}}{\frac{1}{M(1+l)}}$$

$$|j_L(0)| = \frac{k}{M}\sqrt{\frac{M^2(1+l)^2-1}{M^2(1+l)^2}}M(1+l)$$

$$|j_L(0)| = \frac{k}{M}\sqrt{M^2(1+l)^2-1} \tag{A1.27}$$

È possibile passare dalla corrente normalizzata a quella assoluta attraverso (A1.28):

$$I_{L_m} = j_L\frac{V_2}{Z_0} = j_L\frac{V_{in}M}{2\pi f_{R1}L_R} = j_L\frac{V_{in}M}{2\pi f_{R1}L_m l} \tag{A1.28}$$

Sostituendo (A1.27) in (A1.28) si ottiene la corrente massima che attraversa il circuito risonante in condizioni di cut-off:

$$I_{m_{CO}} = \frac{V_{in_{max}}}{2\pi f_{R1}L_m}\sqrt{\left(1+\frac{1}{l}\right)M_{min}^2 - \frac{1}{l(1+l)}} \tag{A1.29}$$

9.2 Appendice II

Condizione ZVS in boost mode:

In boost mode la corrente in uscita al ponte a diodi è pulsata, ottenendo la ZCS sui diodi. In questa modalità di funzionamento si hanno due intervalli caratteristici definiti tra (0, T_z) e (T_z, $T_s/2$), vedi Fig.4.32.a). Nel primo intervallo si eroga corrente in uscita e in parallelo al trasformatore è presente un generatore di tensione equivalente. Nel secondo intervallo la corrente in uscita è nulla e si torna al circuito tipico del cut-off. Inoltre si ipotizza corrente costante durante quest'ultimo intervallo o comunque che assuma lo stesso valore negli istante T_z e $\frac{T_S}{2}$ e di conseguenza il valore di picco è raggiunto nel istante medio tra i due estremi [12].

Le equazioni caratteristiche dei due intervalli di funzionamenti sono:

$$\begin{cases} i_{L_R}(t) = \frac{I_S}{sin\vartheta_1} sin(2\pi f_{R1} t - \vartheta_1)\,, & 0 \le t \le T_Z \\ i_{L_R}(t) = I_S, & T_Z < t < \frac{T_S}{2} \end{cases} \tag{A2.1}$$

$$\begin{cases} i_{L_m}(t) = I_S\,(4 f_{R1} t - 1)\,, & 0 \le t \le T_Z \\ i_{L_m}(t) = I_S, & T_Z < t < \frac{T_S}{2} \end{cases} \tag{A2.2}$$

Dalla relazione caratteristica dei condensatori è possibile ricavare l'evoluzione della tensione su tale componente.

$$\begin{cases} v_{C_R}(t) = v_{C_R}(0) + \frac{1}{C_R}\int_0^{T_Z} i_{L_R}(t)dt\,, & 0 \le t \le T_Z \\ v_{C_R}(t) = v_{C_R}(T_Z) + \frac{I_S}{C_R}(t - T_Z), & T_Z < t < \frac{T_S}{2} \end{cases} \tag{A2.3}$$

La corrente in uscita che attraversa i diodi è:

$$i_{D_1}(t) = n\left[i_{L_R}(t) - i_{L_m}(t)\right] \tag{A2.4}$$

La corrente media in uscita è la media di (A2.4):

$$I_{out} = \frac{2}{T_S}\int_0^{T_Z} i_{D_1}(t)dt = \frac{2}{T_S}\int_0^{T_Z} n\left[i_{L_R}(t) - i_{L_m}(t)\right]dt =$$

$$= \frac{2n}{T_S}\int_0^{T_Z} \left[\frac{I_S}{sin\vartheta_1} sin(2\pi f_{R1} t - \vartheta_1) - I_S\,(4 f_{R1} t - 1)\right] dt =$$

$$= \frac{2n}{T_S}\left[-\frac{I_S}{sin\vartheta_1}\frac{\cos(2\pi f_{R1} t - \vartheta_1)}{2\pi f_{R1}} - \frac{4 I_S\, f_{R1} t^2}{2} + I_S t\right]_0^{T_Z} =$$

$$= \frac{2n}{T_S}\left[\frac{I_S}{2\pi f_{R1} tan\vartheta_1} + \frac{I_S \cos\vartheta_1}{2\pi f_{R1} sin\vartheta_1}\right] =$$

$$= \frac{2nI_S}{\pi\, tan\vartheta_1}\frac{T_{R_1}}{T_S}$$

$$I_{out} = \frac{2nI_S}{\pi\, tan\vartheta_1}\frac{T_{R_1}}{T_S} \tag{A2.5}$$

La corrente media in ingresso al convertitore è:

$$I_{in} = \frac{2}{T_S}\int_0^{\frac{T_S}{2}} i_{L_R}(t)dt = \frac{2}{T_S}\left[\int_0^{T_Z} \frac{I_S}{sin\vartheta_1} sin(2\pi f_{R1}t - \vartheta_1)dt + \int_{T_Z}^{\frac{T_S}{2}} I_S dt\right] =$$

$$= \frac{2}{T_S}\left[-\frac{I_S}{sin\vartheta_1}\frac{cos(2\pi f_{R1}t - \vartheta_1)}{2\pi f_{R1}}\right]_0^{T_Z} + \frac{2}{T_S}\left[I_S\left(\frac{T_s}{2} - T_Z\right)\right] =$$

$$= I_S\left[1 + \frac{T_{R_1}}{T_S}\left(\frac{2}{\pi\, tan\vartheta_1} - 1\right)\right]$$

$$I_{in} = I_S\left[1 + \frac{T_{R_1}}{T_S}\left(\frac{2}{\pi\, tan\vartheta_1} - 1\right)\right] \quad \text{(A2.6)}$$

Sia la corrente media in ingresso che in uscita sono in funzione di f_s e ϑ_1. Mettendo (A2.5) e (A2.6) a sistema è possibile ricavare tali incognite.

$$\begin{cases} I_{out} = \dfrac{2nI_S}{\pi\, tan\vartheta_1}\dfrac{T_{R_1}}{T_S} \\ I_{in} = I_S\left[1 + \dfrac{T_{R_1}}{T_S}\left(\dfrac{2}{\pi\, tan\vartheta_1} - 1\right)\right] \end{cases}$$

$$\Rightarrow f_s = \left(1 - \frac{nI_{in} - I_{out}}{nI_S}\right) f_{R_1} \quad \text{(A2.7)}$$

$$\Rightarrow tan\vartheta_1 = \frac{2}{\pi}\left(1 - n\frac{I_{in} - I_S}{I_{out}}\right) \quad \text{(A2.8)}$$

È possibile calcolare il valore della tensione sul condensatore a $t = \frac{T_S}{2}$ da (A2.3):

$$v_{C_R}\left(\frac{T_s}{2}\right) = v_{C_R}(0) + \frac{1}{C_R}\int_0^{\frac{T_S}{2}} i_{L_R}(t)dt = v_{C_R}(0) + \frac{T_s}{2}\left[\frac{2}{T_s}\frac{1}{C_R}\int_0^{\frac{T_S}{2}} i_{L_R}(t)dt\right] =$$

$$= v_{C_R}(0) + \frac{I_{in}T_s}{2C_R}$$

A regime si ha $v_{C_R}(0) = -v_{C_R}\left(\frac{T_s}{2}\right)$, l'equazione precedente diventa:

$$v_{C_R}(0) = -\frac{I_{in}T_s}{4C_R} \quad \text{(A2.9)}$$

Sostituendo (A2.9) in (A2.3) si ha:

$$v_{C_R}(T_Z) = v_{C_R}(0) + \frac{I_S}{C_R}\left(\frac{T_s}{2} - T_Z\right) =$$

$$= -\frac{I_{in}T_s}{4C_R} + \frac{I_S}{C_R}\left(\frac{T_s}{2} - T_Z\right) =$$

$$= \frac{I_S}{C_R}\left(\frac{T_Z}{\pi\, tan\vartheta_1} + \frac{T_Z - \frac{T_S}{2}}{2}\right)$$

$$v_{C_R}(T_Z) = \frac{I_S}{C_R}\left(\frac{T_Z}{\pi\, tan\vartheta_1} + \frac{T_Z - \frac{T_S}{2}}{2}\right) \quad \text{(A2.10)}$$

Dall'ipotesi di partenza e ricordando che l'istante in cui si ha la transizione tra la prima soluzione circuitale e la seconda è in corrispondenza del semiperiodo della prima frequenza di risonanza, si ottiene:

$$\begin{cases} T_x = \frac{1}{2}\left(T_z + \frac{T_s}{2}\right) \\ T_z = \frac{1}{2}T_{r1} \end{cases} \tag{A2.11}$$

$$\Rightarrow\ T_x = \frac{1}{2}\left(\frac{T_{r1}}{2} + \frac{T_s}{2}\right) = \frac{T_{r1}+T_s}{4} \tag{A2.12}$$

La tensione sul condensatore all'istante Tx si ricava da (A2.3) e inserendo le condizioni (A2.10) e (A2.12).

$$v_{C_R}(T_x) = \frac{I_S}{C_R}\left(\frac{T_Z}{\pi\, tan\vartheta_1} + \frac{T_Z - \frac{T_s}{2}}{2}\right) + \frac{I_S}{C_R}(T_x - T_Z)$$

$$= \frac{I_S}{C_R}\frac{T_{r1}}{2\pi\, tan\vartheta_1} + \frac{I_S}{C_R}\left(\frac{T_{r1} - T_s}{4} + \frac{T_{r1} + T_s}{4} - \frac{T_{r1}}{2}\right)$$

$$v_{C_R}(T_x) = \frac{I_S}{C_R}\frac{T_{r1}}{2\pi\, tan\vartheta_1} \tag{A2.13}$$

Affinchè le condizioni (A2.11) siano verificate la tensione sul condensatore a T_x (A2.13) deve essere uguale alla tensione minima in ingresso nella condizione peggiore.

$$v_{C_R}(T_x) = V_{in,min} \tag{A2.14}$$

Note (A2.8), (A2.13),(A2.14) è possibile ricavare il valore della corrente I_s:

$$V_{in,min} = \frac{I_S}{C_R}\frac{T_{r1}}{4\ \left(1 - n\frac{I_{in} - I_S}{I_{out}}\right)}$$

$$\Rightarrow\ I_S = \frac{4C_R V_{in,min}(I_{out} - nI_{in})}{T_{r1}I_{out} - 4nC_R V_{in,min}} =$$

$$= \frac{V_{in,min}(I_{out} - nI_{in})}{\pi^2 l L_m f_{r1} I_{out} - nV_{in,min}}$$

$$I_S = \frac{V_{in,min}(I_{out} - nI_{in})}{\pi^2 l L_m f_{r1} I_{out} - nV_{in,min}} \tag{A2.15}$$

Nell'intervallo $(0, T_z)$ la corrente nell'induttanza di magnetizzazione cresce linearmente con pendenza proporzionale alla tensione in uscita. È possibile ricavare I_s come integrale della tensione:

$$I_s = \frac{1}{2}\Delta = \frac{1}{4}\frac{nV_{out}}{L_m f_{r1}} \tag{A2.16}$$

Eguagliando (A2.15) e (A2.16) è possibile ricavare la formulazione per trovare l'induttanza di magnetizzazione che consente di mantenere la ZVS in boost mode.

$$\frac{1}{4}\frac{nV_{out}}{L_m f_{r1}} = \frac{V_{in,min}(I_{out} - nI_{in})}{\pi^2 l L_m f_{r1} I_{out} - nV_{in,min}}$$

$$\Rightarrow\ L_m = \frac{n^2}{f_{r1}}\frac{V_{out_{Critica}}}{4nI_{in_{Critica}} + (\pi^2 l M_{Critico} - 4)I_{out_{Critica}}}$$

$$L_m = \frac{n^2}{f_{r1}}\frac{V_{out_{Critica}}}{4nI_{in_{Critica}} + (\pi^2 l M_{Critico} - 4)I_{out_{Critica}}} \tag{A2.17}$$

1.1 Appendice III

Script Matlab utilizzato per la progettazione del convertitore LLC.

```
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%
%           LLC RESONANT CONVERTER DESIGN
%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
clc
clear all
close all
%%
%Specifications battery charger
%Input voltage range
VinMin=380;
VinMax=420;
VinRated=400;
%Output voltage range
VoutMin=300;
VoutMax=500;
VoutRated=450;
%Maximum output power
PoutMax=3400;
PoutRated=3300;
%Resonant frequency
fr=100e3;
fsMax=150e3;
fnMax=fsMax/fr;

%Efficiency
eta=0.94;
%Maximum dead time allowed
td_max=700e-9;
%Maximum mosfet junction capacitance allowed
Coss_max=4*378e-12;

%Maximum output current
IoutMax=PoutMax/VoutMin;

%Calculate the equivalent output resistances
RoMax=VoutMax/IoutMax;
RoMin=VoutMin/IoutMax;

%%
%-------------------------------------------------------------------------
%   LLC DESIGN
%-------------------------------------------------------------------------

while(1)
errore=0;
%Step 1 - choose the transformer turns ratio
n=VinMin/VoutMin;

%Step 2 - calculate the minimal voltage gain
Mmin=n*VoutMin/VinMax;
```

```
%Step 3 - calculate inductance ratio l=Lr/Lm
x=(1/Mmin-1)*8*fnMax^2/(8*fnMax^2-pi^2);
l=round(x*1000)/1000;
if(Mmin<=(1/(1+l)))
    errore=4            %Cutoff frequency doesn't exist
end

%Step 4 - calculate critical voltage gain and critical characteristic
%impedance
Mcrit=sqrt(1+sqrt(l/(1+l)));
IoutCrit=PoutMax/(Mcrit*VinMin/n);
IinCrit=PoutMax/(eta*VinMin);
ZoCrit=8*(VinMin/pi)^2/PoutMax*(sqrt(l*(1+l))+l);

%Step 5 - Calculate the magnetizing inductance
Lm=n^2/fr*(Mcrit*VinMin/n)/(4*n*IinCrit+(pi^2*l*Mcrit-4)*IoutCrit);

%Step 6 - Check (Lm to guarantee no load ZVS operation in buck mode)
Lm0=td_max/(8*pi*fr*Coss_max)*sqrt((1+1/l)*Mmin^2-1/(l*(l+1)));
if(Lm>=Lm0)
   errore=1              %No ZVS at no load condition, Mmin
end

%Step 7 - Calculate series capacitor and inductor
Lr=l*Lm;
Cr=1/(4*pi^2*fr^2*Lr);
Z0=sqrt(Lr/Cr);
fr2=1/(2*pi*sqrt((Lm+Lr)*Cr));
fr2n=fr2/fr;
    %Check (Z0 minor than ZoCrit)
    if(Z0>=ZoCrit)
        errore=2          %No ZVS at CMP charging
    end

 %Step 8 - Calculate minimum operatig frequency
 Is_VoutMax=n*VoutMax/(4*Lm*fr);
 Iout_VoutMax=PoutMax/VoutMax;
 Iin_VoutMax=PoutMax/(eta*VinMin);
 fsMin=(1-(n*Iin_VoutMax-Iout_VoutMax)/(n*Is_VoutMax))*fr;
 if(errore==0)
     break
 end
 fr=fr+0.001*fr
 fnMax=fsMax/fr;
 if(fr>=fsMax)
     errore=3;                  %No operating frequency allowed
     display('Error, no solution found to this problem')
     break
 end
end

%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%Control Simulation
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
nFreq=300;          % N point frequency
```

```
nPower=5;            % N point power
nQ=9;                % N point Q
if(errore==0)
Pout=linspace(0,PoutMax,nPower);
Pout(1)=1;
fn=linspace(0.3, 2,nFreq);
aux_1=0;
figure('Name','Check Graphs - Constant Vout','NumberTitle','off')

for Vout=VoutMin:(VoutMax-VoutMin)/5:VoutMax
    aux_1=aux_1+1;
    MSetPoint_Min=n*Vout/VinMin;
    MSetPointVector_Min=MSetPoint_Min*ones(1,nFreq);
    MSetPoint_Max=n*Vout/VinMax;
    MSetPointVector_Max=MSetPoint_Max*ones(1,nFreq);

    for j=1:nPower
        Req=n*n*8*(Vout/pi)^2/Pout(j);
        Q(j)=Z0/Req;
        for i=1:nFreq
            a(i)=(1+l-1/fn(i)^2)^2;
            b(i)=Q(j)^2*(fn(i)-1/fn(i))^2;
            M(j,i)=1/sqrt(a(i)+b(i));
        end
        subplot(2,3,aux_1)
        title(['Vout=' , num2str(Vout),'V'])
        plot(fn,M(j,:),'LineWidth',2);
        xlabel('Normalized frequency (pu)');
        ylabel('Voltage gain (pu)')

        hold on
    end
    plot(fn,MSetPointVector_Min,'-.k','LineWidth',0.25);
    plot(fn,MSetPointVector_Max,'-.k','LineWidth',0.75);
    label1=[num2str(Pout(1)) 'W, no load'];
    label2=[num2str(Pout(2)) 'W, 25% power'];
    label3=[num2str(Pout(3)) 'W, 50% power'];
    label4=[num2str(Pout(4)) 'W, 75% power'];
    label5=[num2str(Pout(5)) 'W, 100% power'];



    index=1;
for i=1:nFreq
    if (fn(i)>fr2n)
        if(fn(i)<1)
            Mz(index)=fn(i)/sqrt(fn(i)^2*(1+l)-l);
            fnz(index)=fn(i);
            index=index+1;
        end
    end

end
    plot(fnz,Mz,'-.r','LineWidth',0.5);
    axis([0.2 1.6 0.2 4])
    grid
end
```

```
   legend(label1,label2,label3,label4,label5,'Gain  Vin_M_i_n','Gain  Vin_M_a_x',
'Boundary ZVS-ZCS');
   %%

   Q_min=Z0/(n^2*8*(VoutMax/pi)^2/Pout(1));
   Q_max=Z0/(n^2*8*(VoutMin/pi)^2/Pout(nPower));

   figure('Name','Complete working area','NumberTitle','off')
   Q_vet=Q_min:(Q_max-Q_min)/nQ:Q_max;
   aux_2=0;
   for aux_2=1:nQ+1
       for i=1:nFreq
           a(i)=(1+l-1/fn(i)^2)^2;
           b(i)=Q_vet(aux_2)^2*(fn(i)-1/fn(i))^2;
           M(aux_2,i)=1/sqrt(a(i)+b(i));
       end
       plot(fn,M(aux_2,:),'LineWidth',2);
       hold on
   end
   index=1;
   for i=1:nFreq
       if (fn(i)>fr2n)
           if(fn(i)<1)
               Mz(index)=fn(i)/sqrt(fn(i)^2*(1+l)-l);
               fnz(index)=fn(i);
               index=index+1;
           end
       end

   end
       plot(fnz,Mz,'-.r','LineWidth',0.5);
       label10=['Q=',num2str(Q_vet(10)),' no load @Vout_m_a_x'];
       label2=['Q=',num2str(Q_vet(2))];
       label3=['Q=',num2str(Q_vet(3))];
       label4=['Q=',num2str(Q_vet(4))];
       label5=['Q=',num2str(Q_vet(5))];
       label6=['Q=',num2str(Q_vet(6))];
       label7=['Q=',num2str(Q_vet(7))];
       label8=['Q=',num2str(Q_vet(8))];
       label9=['Q=',num2str(Q_vet(9))];
       label1=['Q=',num2str(Q_vet(1)),' max load @Vout_m_i_n' ];

legend(label1,label2,label3,label4,label5,label6,label7,label8,label9,label10,'bo
undary ZVS-ZCS');
       axis([0.2 1.4 0.2 4])
       grid
       title(['Gain Resonant Converter'])
       xlabel('Normalized frequency (pu)');
       ylabel('Voltage gain (pu)')

    %%

   figure('Name','3D Working area - Boundary ZVS-ZCS','NumberTitle','off')
   axis([0.3 1.4 0 0.8 0.2 4])
   surf(fn,Q_vet(1:9),M(1:9,:),'FaceAlpha',1)
   axis([0.3 1.4 0 0.8 0.2 4])
   xlabel('Normalized frequency (pu)');
   ylabel(['Quality factor']);
```

```
    zlabel('Voltage gain (pu)')

    Vout_cmp=((PoutMax*Z0*(pi/n)^2)./(8*Q_vet)).^0.5;
    M_cmp=Vout_cmp*n/VinMin;
    M_CMP=ones(nFreq,1)*M_cmp;
    hold on
    surf(fn,Q_vet,M_CMP', 'FaceColor','k', 'FaceAlpha',1)
    MZ_surf=ones(nQ+1,1)*Mz;
    surf(fnz,Q_vet, MZ_surf,'FaceColor','r','FaceAlpha',1);
    legend('Gain resonant converter','Constant power battery','Boundary ZVS-ZCS');

    figure('Name','Battery CMP range - Boundary ZVS-ZCS','NumberTitle','off')
    M1(1)=1;
    Q1(1)=PoutMax*Z0*(pi/VinMin)^2/8;
    Qz(1)=0;
    for aux_3=2:1:30
        M1(aux_3)=M1(aux_3-1)+0.1;
        Q1(aux_3)=PoutMax*Z0*(pi/(M1(aux_3)*VinMin))^2/8;
        Qz(aux_3)=1/M1(aux_3)*sqrt((1/l+M1(aux_3)/(M1(aux_3)^2-1)));
    end
    Qz(1)=l/1.05*sqrt((1/l+1.05/(1.05^2-1)));
    plot(M1,Q1,'k','LineWidth',1)
    hold on;
    plot(M1,Qz,'--r', 'LineWidth',1)
    grid
    legend('Q constant power','Boundary ZVS-ZCS');
    xlabel('Voltage gain (pu)');
    ylabel(['Quality factor']);
    title(['l=',num2str(round(l,2)),'  Z0=',num2str(round(Z0,2))]);

    %%

     variables={'Pout';'Vin';'Vout';'Iout'};
     Rated=[PoutRated;VinRated; VoutRated; round(PoutRated/VoutRated,1)];
     Maximum=[PoutMax; VinMax; VoutMax; round(IoutMax,1)];
     Minimum=[1; VinMin;VoutMin; round(1/VoutMin,1)];
     Unit_meas=['W';'V';'V';'A'];
     Features=table(Rated, Minimum, Maximum,Unit_meas,'RowNames',variables)

     variables={'f';'fn';'M'};
     Rated=[fr/1000; fr/fr; round(n*VoutRated/VinRated,2)];
     Minimum=[round(fsMin/1000); round(fsMin/fr,2); round(n*VoutMin/VinMax,2)];
     Maximum=[round(fsMax/1000); round(fsMax/fr,2); round(n*VoutMax/VinMin,2)];
     Unit_meas=['kHz';' / ';' / '];
     Spec=table(Rated,Minimum, Maximum, Unit_meas,'RowNames', variables)

     variables={'n';'l';'Lm';'Lr';'Cr';'Zo';'td_max';'Coss_max'};
     Rated=[           round(n,2)           ;           1;           round(Lm*10^6);
round(Lr*10^6);round(Cr*10^9);round(Z0);round(td_max*10^9);round(Coss_max*10^12)]
;
     Unit_meas=[' /  ';' /  ';'uH  ';'uH  ';'nF  ';'Ohm ';'nSec';'pF  '];
     Component=table(Rated,Unit_meas, 'RowNames',variables)
    end
```

9.3 Appendice IV

Programma main.c eseguito dal microcontrollore.

```
/* Includes ------------------------------------------------------------------*/
#include "main.h"
#include "stm32f3xx_hal.h"
#include "User_constants.h"
#include "user_functions.h"
#include "GlobalVariables.h"
#include "math.h"

int counter, contatore;
float duty_sfasamento,duty_a,duty_b;
void SystemClock_Config(void);
static void MX_GPIO_Init(void);

uint8_t enable=0;

//Variabili regolatore PI_1
float prop_1, intg_1;
float err_1;
float Kp, Ki, Lim, Lim_intg;
float TS;
float vRef_1;
//Variabili regolatore PI_2
float prop_2, intg_2;
float err_2;
float vRef_2;
//Variabili regolatore v
float prop_v, intg_v;
float err_v;
float Kpv, Kiv, Lim_v, Lim_intg_v;
float TS;
float iRef_v;
//Inputs
float i_in1,i_in2,iRef,i_out;
float iRef_in;
float vdc, vin,v_pcc, v_bat;
float Kcorr_1, Kcorr_1in,Kcorr_2, Kcorr_2in;
float k_LPF_Kcorr;
float inv_vdc;
float vRef,delta_vdcRef;
float vdc_Setpoint;
//Outputs
float duty1,duty2;
uint8_t EnablePWM1,EnablePWM2;
float vc;
uint8_t EnablePS;
uint16_t T8;
//Variabili temporanee
float tmp1, tmp2;
//Stato
uint8_t State;
#define ERROR 1
#define GO 0

//Correzione ADC
float Kconv_I;
```

```
float Kconv_Vdc;
float Kconv_Vac;

//Resonant controller
float v_pccPk;
float v_pccSignOld, v_pccSign;
int State_vdcMAF, counter_vOutLoop;
float vdcSumMAF, vdcMAF,vdc_old;
int  FlagVoltageLoop;
int Flag;
float duty1F, duty2F;
#define N_count_V 50.0f
 //debug
uint8_t debug;
#define duty 0
#define curr 1
#define K_leg2 0.6f
#define K_corr_lim 1.0f

int main(void)
{

    /*Inizializzazione librerie HAL */
  HAL_Init();

  /* Configure the system clock */
  SystemClock_Config();
  MX_GPIO_Init();

  set_up();

    //Initializations
    State=ERROR;
    duty1=0.0f;
    duty2=0.0f;
    intg_1=0.0f; //Reset integrativa 1
    intg_1=0.0f; //Reset integrativa 2
    intg_v=0.0f; //Reset integrativa anello tensione

    tmp1=0.0f;
    Kconv_I=7.3e-3;                  //0-30A su 0-4095 val
    Kconv_Vdc=109.9e-3;              //0-450V su 0-4095 val
    Kconv_Vac=195.4e-3;              //-400/+400V su 0-4095 val
    Kp=(float)kpi;
    Ki=(float)kii;
    Lim=100.0f;
    TS=(float)Ts;
    T8=(float)PERIODO_PWM_TIMER8;
    Kcorr_1=1.0f;
    tmp1=TS*(float)double_pi*(float)fLPF_Kcor;
    k_LPF_Kcorr=tmp1/(1.0f+tmp1);
    Flag=0;

    //Resonant controller
    v_pccFiltOld=0.0f;
    counter_vOutLoop=0;
    State_vdcMAF=0;
    FlagVoltageLoop=0.0;
    x1res_vpcc=0.0;
```

```
      x2res_vpcc=0.0;
      Kpv=(float)kpv;
      Kiv=(float)kiv;
      Lim_v=(float)idcMax;
      vdc_Setpoint=400.0f;
      vdc_old=0.0f;

  contatore=0;
  TIM2->CR1|=1;                                    //Counter enable

    while (1)
    {


    }
  }



  void TIM8_UP_IRQHandler(void)
  {

      GPIOA->BSRR=(1<<(5+16)); //reset PA5
            contatore++;
            if(contatore==1)
                  TIM8->RCR=(downsampling_coeff-1)*2+1;


      //Read inputs first conversion
      i_in2=-((float)(ADC2->JDR1))*Kconv_I;
      vdc=((float)(ADC1->JDR1))*Kconv_Vdc;
      v_bat=((float)(ADC3->JDR1))*Kconv_Vdc;
      v_pcc=((float)(ADC4->JDR1))*Kconv_Vac-400.0f;
      while(!(ADC1->ISR & (1<<6))){};                    //End   of   injected
conversion sequence
            ADC1->ISR|=(1<<6);                     //Clear   end   of   sequence
conversion flag
      //Read inputs second conversion
      i_out=((float)(ADC2->JDR2))*Kconv_I;
      i_in1=-((float)(ADC1->JDR2))*Kconv_I;
      vin=((float)(ADC3->JDR2))*Kconv_Vdc;

      counter_vOutLoop++;
      if (counter_vOutLoop==N_count_V)
            {
                  vdcSumMAF=0.5f*(vdc+vdc_old);
                  vdc_old=vdc;
                  counter_vOutLoop=0;
                  FlagVoltageLoop=1;

            }
            else
                  FlagVoltageLoop=0;

      //State machine
      switch(State)
      {
            case ERROR:
```

```
        GPIOB->BSRR=(1<<(7+16));          //reset PB7
         GPIOB->BSRR=(1<<(8+16));         //reset PB8
        GPIOB->BSRR=(1<<(9+16));          //reset PB9

        intg_1=0.0f;
        intg_2=0.0f;
        intg_v=0.0f;
        duty1=0.0f;
        duty2=0.0f;
        vdc_old=vdc;
        counter_vOutLoop=0;

        if (GPIOB->IDR&(1<<6))
         State=GO;

break;

case GO:
        if (!(GPIOB->IDR&(1<<6)))
                {
                        State=ERROR;
                        break;
                }
        //Reference
        vRef=v_bat;  //Riferimento tensione bus è fornita dal canale v_bat

        //Voltage control
        if(FlagVoltageLoop>0)
        {
                err_v=vRef-vdcSumMAF;
                prop_v=Kpv*err_v;
                if(prop_v>Lim_v)
                        prop_v=Lim_v;
                if(prop_v<-Lim_v)
                        prop_v=-Lim_v;
                intg_v+=5e-3*Kiv*err_v;
                if(prop_v>0)
                        Lim_intg_v=Lim_v-prop_v;
                if(prop_v<0)
                        Lim_intg_v=Lim_v+prop_v;
                if(intg_v>Lim_intg_v)
                        intg_v=Lim_intg_v;
                if(intg_v<-Lim_intg_v)
                        intg_v=-Lim_intg_v;
                iRef_v=prop_v+intg_v;
        }
        tmp1=vin/v_pccPk;
        tmp2=2.0f*vRef/v_pccPk;
        iRef=-(iRef_v+i_out)*tmp1*tmp2;

        ////////////////////
        iRef_in=0.5f*iRef;
        inv_vdc=1.0f/vdc;
                //Kcorr
        Kcorr_1in=duty1*vdc/(vdc-vin);
        if(Kcorr_1in<0.1f)
                Kcorr_1in=0.1f;
        if(Kcorr_1in>K_corr_lim)
                Kcorr_1in=K_corr_lim;
```

```
Kcorr_1+=k_LPF_Kcorr*(Kcorr_1in-Kcorr_1);
//Kcorr_1=1.0f;
//Kcorr_1=Kcorr_1in;
i_in1=i_in1*Kcorr_1;
//////////////////////////
// Inversione segno integrativa
if((iRef_in>=-0.5f)&&(Flag==0)){
	intg_1=-intg_1;
intg_2=-intg_2;
Flag=1;}
if(iRef_in<-1.5f)
	Flag=0;
//////////////////////////
	//Current control - Leg 1
err_1=iRef_in-i_in1;
prop_1=Kp*err_1;
if(prop_1>Lim)
	prop_1=Lim;
if(prop_1<-Lim)
	prop_1=-Lim;
intg_1+=TS*Ki*err_1;
if(prop_1>0)
	Lim_intg=Lim-prop_1;
if(prop_1<0)
	Lim_intg=Lim+prop_1;
if(iRef_in>0){
if(intg_1<0.0f)
	intg_1=0.0f;}
if(intg_1>Lim_intg)
	intg_1=Lim_intg;
if(intg_1<-Lim_intg)
	intg_1=-Lim_intg;
vRef_1=prop_1+intg_1+vin+(1-Kcorr_1)*(vdc-vin);
duty1=(1.0f-vRef_1*inv_vdc);
if (duty1>DUTY_MAX)
	duty1=DUTY_MAX;
if (duty1<DUTY_MIN)
	duty1=DUTY_MIN;


//Kcorr - Leg 2
Kcorr_2in=duty2*vdc/(vdc-vin);
if(Kcorr_2in<0.1f)
	Kcorr_2in=0.1f;
if(Kcorr_2in>K_corr_lim)
	Kcorr_2in=K_corr_lim;
Kcorr_2+=k_LPF_Kcorr*(Kcorr_2in-Kcorr_2);
//Kcorr_2=1.0f;
//Kcorr_2=Kcorr_2in;
i_in2=i_in2*Kcorr_2;
//Current control - Leg 2
err_2=iRef_in-i_in2;
prop_2=Kp*err_2*K_leg2;
if(prop_2>Lim)
	prop_2=Lim;
if(prop_2<-Lim)
	prop_2=-Lim;
intg_2+=TS*Ki*err_2*K_leg2;
if(prop_2>0)
```

```
                Lim_intg=Lim-prop_2;
        if(prop_2<0)
                Lim_intg=Lim+prop_2;
        if(iRef_in>0){
        if(intg_2<0.0f)
                intg_2=0.0f;}
        if(intg_2>Lim_intg)
                intg_2=Lim_intg;
        if(intg_2<-Lim_intg)
                intg_2=-Lim_intg;
        vRef_2=prop_2+intg_2+vin+(1-Kcorr_2)*(vdc-vin);
        duty2=(1.0f-vRef_2*inv_vdc);
        if (duty2>DUTY_MAX)
                duty2=DUTY_MAX;
        if (duty2<DUTY_MIN)
                duty2=DUTY_MIN;

                //Generate outputs
        GPIOB->BSRR=(1<<7); //set PB7
        GPIOB->BSRR=(1<<8); //set PB8
        GPIOB->BSRR=(1<<9); //set PB9

        break;
    }

        debug=duty;
    //debug
    switch (debug)
    {
        case duty:
                DAC->DHR12R1=duty1*4095;
        break;

        case curr:
                DAC->DHR12R1=(ADC1->JDR2);//*Kcorr_1;
        break;
    }

    TIM8->CCR1=(uint16_t)(duty1*T8);
    TIM8->CCR2=(uint16_t)((1.0f-duty2)*T8);
    TIM8->SR&=(~1);
    NVIC_ClearPendingIRQ(TIM8_UP_IRQn);

    GPIOA->BSRR=(1<<5); //set PA5

    return;
}
```

10 Bibliografia

[1] "Colonnina di ricarica per veicoli elettrici", Wikipedia, https://it.wikipedia.org/wiki/Colonnina_di_ricarica_per_veicoli_elettrici.

[2] "Guida alla ricarica", http://www.e-station.it/guida-alla-ricarica.html.

[3] "Technical Data Sheet- XALT™ 70 Ah high energy (he)-superior lithium polymer cell", *Kokam.*

[4] M. Yilmaz, P. T. Krein, "Review of Battery Charger Topologies, Charging Power Levels, and Infrastructure for Plug-In Electric and Hybrid Vehicles" , in *IEEE Trans. Pow. El*., vol. 28, no. 5, pp. 2151-2169, May 2012

[5] F. Musavi, W. Eberle, W. G. Dunford, "A high-performance single phase bridgeless interleaved PFC converter for plug-in hybrid electric vehicle battery charger", in *IEEE Trans. Ind. Appl. ,* vol. 47, no. 4, pp. 1833-1843, Jul./Aug. 2011.

[6] F. Musavi, M. Edington, W. Eberle, W.G. Dunford, "Evaluation and efficiency comparison of front end AD-DC plug-in hybrid charger topologies", in *IEEE Trans. Smart Grid,* vol. 3, no. 1, pp. 413-421, March 2012

[7] J. Lazar, R. Martinelli, "Steady-state analisys of the LLC series resonant converter" in *Conf. Proc. Of Applied Power Electronics Conference and Exposition,* vol. 2, March 2001, pp. 728-735.

[8] S. De Simone, C. Adragna, C. Spini, G. Gattavari, "Design-Oriented steady state analysis of LLC resonant converters based oh FHA", in *Proc. Int. Symp. Power Electron., Electric. Drives, Autom. Motion*, 2006, pp. 200-207.

[9] T. Duerbaum, "First harmonic approximation including design constraints", in *Proc. INTELEC '98*, pp. 321-328.

[10] J. Deng, S. Li, C. C. Mi, R. Ma, "Design methodology of LLC resonant converters for electric vehicle battery chargers", in *IEEE Trans. On Vehicular Tech.,* vol. 63, no.4, May 2014.

[11] S. Abdel-Rahman, "Resonant LLC converter: operation and design", in *Application note Infineon,* AN 2012-09, September 2012.

[12] C. Adragna, S. De Simone, C. Spini, "A design methodology for LLC resonant converters based on inspection of resonant tank currents", in *Proc. 23rd Annu. IEEE Appl. Power Electron. Conf. Expo.,* 2008, pp. 1361-1367.

[13] F. Degioanni, I. G. Zurbriggen, M. Ordonez, "Dual-loop controller for LLC resonant converters using an average equivalent circuit", in *IEE Trans. On Power Elec.,* vol. PP.

[14] Z. Fang, J. Wang, S. Duan, K. Liu, T. Cai, " Control of an LLC resonant converter using load feedback linearization", in *IEEE Trans. On Power Elec.,* vol. 33, no.1, Jan 2018.

[15] H. Wang, "High Efficiency DC-DC Converter for EV Battery Charger Using Hybrid Resonant and PWM Technique", in *Thesis submitted to the faculty of the Virginia Polytechnic Institute and State University,* April 2012.

[16] "Product Specification STM32F303xE", in *DS10362,* STMicroelectronics.

[17] "Reference manual STM32F303xE", in *RM0316,* STMicroelectronics.

[18] Pellegrino G., "Appunti del corso di 01NKXNC Controllo digitale di convertitori e azionamenti".

Ringraziamenti

Al termine di questo percorso risulta doveroso spendere qualche riga per ringraziare chi in questi anni mi è stato vicino.

In particolare per questo lavoro desidero ringraziare innanzitutto l'azienda Vishay Semiconductors Italy che nella persona del dott. Damilano Claudio mi ha permesso di prendere parte a questo progetto. Grazie al prof. Bojoi e al prof. Armando che per tutta la durata della tesi con estrema pazienza hanno seguito il mio lavoro e hanno saputo darmi preziosi insegnamenti.

Un ringraziamento particolare va ai miei genitori, a mia madre e mio padre, senza il quale probabilmente non sarei mai arrivato in tempo per il test di ingresso, e a mio fratello e sorella perché il loro sostegno non è mai mancato in tutti questi anni.
Un grazie a tutti i coinquilini di casa Sciopa perché grazie a voi questi 5 anni sono stati straordinari, e ovviamente un grandissimo grazie a Gabri e Anna .
Grazie a Dario e agli altri ragazzi del rifugio, perché mi avete insegnato ciò che non si può studiare su nessun libro di testo, il valore del lavoro.
E infine grazie a tutti voi che nella quotidianità mi state accanto e con tanti piccoli gesti mi fate sentire la vostra vicinanza. Senza tutti voi non avrei mai raggiunto questo traguardo.