Studio e Progettazione di un PWM Digitale ad Alta Risoluzione in un Convertitore Buck Controllato Digitalmente per Applicazioni Automotive = Study and Design of a High Resolution Digital PWM in a Digitally-Controlled Buck Converter for Automotive Applications

Nei moderni veicoli servono più di cento unità di controllo elettroniche (ECUs). Ognuna di loro è alimentata dalla batteria dell'automobile attraverso un convertitore buck di front-end. A loro volta dei convertitori buck point-of-load (POL) di back-end forniscono l'alimentazione ai carichi delle ECU (MCU, CAN, I/Os) attraverso le basse tensioni e le alte correnti che richiedono. Uno dei problemi più ovvi che si hanno nella gestione di alte correnti sono le cadute di tensione indotte dalle tracce che vanno dal convertitore fino al carico. Un convertitore POL è un regolatore di tensione DC-DC posizionato il più vicino possibile al carico in modo da minimizzare l'effetto resistivo e induttivo della traccia del PCB. Questi regolatori di back-end devono essere compatti, essere allineati a regolamenti sulla sicurezza stringenti, funzionare con basse tensioni d'ingresso in un ampio range di temperatura e limitare interferenza in radio frequenza (RFI), dimostrando al contempo grande precisione, efficienza e affidabilità. Tradizionalmente, i convertitori DC-DC venivano controllati con approcci analogici per limitare il consumo di potenza e rendere facile la loro implementazione. Al giorno d'oggi i circuiti digitali sono diventati meno costosi, incoraggiando l'interesse nel controllo digitale. I convertitori DC-DC controllati digitalmente offrono vari vantaggi, tra cui programmabilità, riconfigurabilità, robustezza al rumore e la possibilità di implementare algoritmi di controllo complessi. In questo progetto di tesi viene proposto un convertitore buck controllato digitalmente e caratterizzato da una tecnica innovativa di modulazione digitale di PWM (Digital Pulse-Width Modulation). Vengono introdotte le principali differenze tra la modellizzazione di piccolo segnale effettuata in analogico e in digitale e viene riportata una revisione completa del processo di progettazione del compensatore digitale. Vengono descritte le oscillazioni di ciclo limite (LCOs) indotte dal processo di quantizzazione e viene proposta la tecnica di Dithering Diadico per aumentare l'effettiva risoluzione del DPWM, necessaria ad ottenere un'operazione senza LCO, a basso costo, senza sacrificare l'accuratezza in DC e senza avere impatti negativi sul ripple in tensione. La tecnica di dithering Termometrica e la modulazione Σ∆ sono confrontate per verificare la forza del dithering Diadico. Una risoluzione di 100ps del DPWM è ottenuta combinando tre tipi di tecniche: un modulatore (sincrono) basato su di un contatore a 40MHz, una delay-line usata per raggiungere risoluzioni inferiori al colpo di clock e il modulatore di dithering Dyadico. I risultati delle simulazioni ottenuti in ambiente Simulink convalidano l'approccio proposto mostrando notevoli performace d'anello. Infine, viene implementato e simulato un circuito per la delay-line in ambiente Cadence (Virtuoso).